Método, sistema y productos de programa informático para secuenciar mensajes asíncronos en un entorno distribuido y paralelo.

Un método implementado por ordenador de secuenciación de mensajes asíncronos distribuidos en un sistema distribuido y paralelo que tiene una pluralidad de manejadores de entrada (810,

820, ... , 840) y una pluralidad de manejadores de salida (860, 870, 880, 890), comprendiendo el método las siguientes etapas:

recibir en un manejador de entrada (810) un mensaje entrante (801-1) que se refiere a cualquiera de diversas secuencias, comprendiendo el mensaje entrante un valor de correlación de secuencia que identifica una secuencia que comprende el mensaje entrante,

comprobar un estatus de secuencia de dicha secuencia en un almacenamiento de secuencias (800), caracterizado por que la pluralidad de manejadores de entrada (810, 820, ... , 840) está dispuesta en paralelo y forma una capa de manejadores de entrada y el mensaje entrante (801-1) se recibe en cualquier manejador de entrada (810) comprendido en la capa de manejadores de entrada y la pluralidad de manejadores de salida (860, 870, 880, 890) está dispuesta en paralelo y forma una capa de manejadores de salida, y por que las etapas se realizan con al menos un procesador de datos en la capa de manejadores de entrada y con al menos un procesador de datos en la capa de manejadores de salida, estando el método adicionalmente caracterizado por que comprobar un estatus de secuencia (802, 804) de dicha secuencia en un almacenamiento de secuencias (800) comprende comprobar en un almacenamiento de secuencias (800) que está compartido por la pluralidad de manejadores de entrada y la pluralidad de manejadores de salida, en el que el estatus de secuencia (802, 804) indica si un mensaje de la secuencia está siendo procesado en la actualidad en la capa de manejadores de salida o está almacenado en un área de almacenamiento de desbordamiento (806) que está compartida por todos los manejadores de salida;

determinar si el mensaje entrante es el siguiente mensaje a procesar para mantener el orden de los mensajes en dicha secuencia, que comprende:

- determinar un rango de mensaje que indica el orden del mensaje entrante en dicha secuencia,

- comparar el rango de mensaje con un rango de secuencia que define el rango del siguiente mensaje a procesar para dicha secuencia,

- si el rango de mensaje es igual al rango de secuencia, entonces se determina que el mensaje es el siguiente mensaje a procesar para mantener el orden de los mensajes en dicha secuencia,

- si el rango de mensaje no es igual al rango de secuencia, entonces se determina que el mensaje no es el siguiente mensaje a procesar para mantener el orden de los mensajes en dicha secuencia;

- si el estatus de secuencia (802, 804) indica que ninguno de los manejadores de salida (860, 870, 880, 890) en la capa de manejadores de salida está procesando en la actualidad un mensaje para dicha secuencia y si se determina que el mensaje entrante es el siguiente mensaje a ser procesado para dicha secuencia, entonces el manejador de entrada de recepción reenvía el mensaje entrante a un almacenamiento de puesta en cola (850) y, posteriormente, el mensaje entrante se reenvía a un manejador de salida disponible (860, 870, 880, 890) en la capa de manejadores de salida para su procesamiento;

- si el estatus de secuencia (802, 804) indica que al menos uno de los manejadores de salida (860, 870, 880, 890) en la capa de manejadores de salida está procesando en la actualidad un mensaje de dicha secuencia; o si el almacenamiento de puesta en cola (850) ya comprende un mensaje a procesar para dicha secuencia; o si se determina que el mensaje entrante no es el siguiente mensaje a ser procesado para dicha secuencia, entonces el manejador de entrada de recepción almacena el mensaje entrante (801-1) en una memoria del área de almacenamiento de desbordamiento (806) para conservarlo para su procesamiento adicional

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E12368017.

Solicitante: AMADEUS S.A.S..

Nacionalidad solicitante: Francia.

Dirección: 485 ROUTE DU PIN MONTARD SOPHIA ANTIPOLIS 06410 BIOT FRANCIA.

Inventor/es: DOR, PIERRE, KRASENSKY,NICOLAS, SEVEILLAC,CLEMENT, SPEZIA,DIDIER.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F9/54 FISICA.G06 CALCULO; CONTEO.G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Comunicación entre programas.

PDF original: ES-2642669_T3.pdf

 

Patentes similares o relacionadas:

Aparatos y procedimientos de ampliación de servicios de aplicaciones, del 12 de Febrero de 2020, de QUALCOMM INCORPORATED: Un procedimiento para ampliar servicios de un dispositivo de usuario, que comprende: identificar una primera aplicación residente en el dispositivo […]

Función de interrupción de seguimiento de advertencias, del 25 de Diciembre de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un sistema informático para facilitar el procesamiento en un entorno informático, comprendiendo dicho sistema informático: una memoria; y un procesador […]

Procedimiento, dispositivo, terminal y medio de almacenamiento para ajustar cola de mensaje de difusión, del 6 de Noviembre de 2019, de Guangdong OPPO Mobile Telecommunications Corp., Ltd: Un procedimiento para ajustar una cola de mensaje de difusión realizada en un terminal, que comprende: determinar un emisor de difusión objetivo de cada […]

Aparato, método y programa de procesamiento de datos basado en microservicios, del 30 de Octubre de 2019, de FUJITSU LIMITED: Un aparato de procesamiento de datos basado en microservicios, que comprende: un registro de tipos, que almacena una lista de tipos, siendo un tipo una expresion semantica […]

Autoanálisis de memoria dual para asegurar múltiples puntos finales de red, del 2 de Octubre de 2019, de Bitdefender IPR Management Ltd: Un sistema informático que comprende un procesador de hardware y una memoria, configurado el procesador de hardware para ejecutar un hipervisor […]

Estructura de API de sensor para aplicaciones basadas en la nube, del 4 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento para ejecutar en un dispositivo móvil para proporcionar una API común, interfaz de programación de aplicaciones , comprendiendo […]

Recopilación y limpieza de datos en la fuente, del 14 de Agosto de 2019, de IQVIA Inc: Un dispositivo móvil para limpiar datos, que comprende: un receptor (311a, 311b) para recopilar datos electrónicos para limpiar; un procesador acoplado […]

Agrupación automática de ventanas de aplicación, del 10 de Julio de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento de agrupación de ventanas de aplicación, comprendiendo el procedimiento realizado en un dispositivo informático una pantalla , un dispositivo […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .