(03/09/2014) Sistema de memoria que comprende: banco de memoria para suministrar datos de lectura de flujo de bits en serie en respuesta a una operación de lectura y para recibir datos de escritura de flujo de bits en serie en respuesta a una operación de escritura; y ruta de datos en serie para unir los datos de lectura del flujo de bits en serie y los datos de escritura del flujo de bits en serie entre el banco de memoria y una interfaz de entrada/salida ; donde la ruta de datos en serie incluye un mediador de datos para recibir datos de acceso en serie desde la interfaz de entrada/salida, donde los datos de acceso incluyen un comando y una dirección, donde el mediador de datos incluye convertidor de datos de comando para convertir el comando y la dirección en un formato paralelo, e interruptor de…

(16/07/2014) Memoria Dinámica de Acceso Aleatorio (DRAM) que comprende: una celda de memoria acoplada a un par de líneas de bit y a una línea de palabra; un dispositivo de habilitación de líneas de palabra acoplado a la línea de palabra para poner en estado activo la línea de palabra; un amplificador de detección acoplado al par de líneas de bit para detectar niveles de voltaje en el par de líneas de bit y restaurar una carga en la celda de memoria; un circuito de ecualización de líneas de bit acoplado al par de líneas de bit para precargar el par de líneas de bit; y caracterizada por que la DRAM incluye un circuito de temporización para recibir una señal de control y controlar el circuito de ecualización de líneas de bit, el dispositivo de habilitación de líneas de palabra, y el amplificador de detección; en la que, en un primer flanco de la…

(09/10/2013) Un aparato , que comprende: - un controlador del sistema ; y - una configuración de dispositivos semiconductores conectados en serie ; - estando adaptado el controlador del sistema para comunicar con dicha configuración, comprendiendo elcontrolador del sistema: - una salida configurada para proporcionar una primera señal de reloj a un primer dispositivo en laconfiguración; - una entrada configurada para recibir una segunda señal de reloj procedente de un último dispositivo en laconfiguración, correspondiendo la segunda señal de reloj a una versión de la primera señal de reloj que ha sidosometida a procesamiento mediante el sincronizador de reloj , por lo menos, en uno de los dispositivos en la configuración; - un detector…

(01/04/2007) Método para la lectura de un dispositivo direccionable por matriz pasiva, particularmente un dispositivo de memoria o un dispositivo sensor con celdas direccionables individualmente para almacenar un valor lógico proporcionado por un valor de carga dispuesto en una celda, de manera que el dispositivo comprende material polarizable eléctricamente que muestra histéresis, particularmente un material ferroeléctrico, de manera que el dispositivo comprende un primer y segundo juegos de electrodos con electrodos paralelos que forman, respectivamente, líneas de palabras y líneas de bits en el dispositivo, de manera que los electrodos de la línea de palabras (WL) y los electrodos de la línea de bits (BL) están dispuestos…