Inventos patentados en esta categoría

  1. 1.-

    Método para seleccionar un subconjunto de dispositivos de una pluralidad de dispositivos conectados en serie a un controlador de memorias con el fin de ejecutar una orden, que comprende: codificar números de identificación (ID) de cada uno del subconjunto de dispositivos para proporcionar información de código llevando a cabo operaciones matemáticas con el fin de combinar lógicamente los números de ID del subconjunto de dispositivos para generar una máscara; proporcionar un paquete de orden que incluye un código de operación y la información de código a cada uno de la pluralidad de dispositivos; decodificar la información de código recibida por cada uno de la pluralidad de dispositivos ejecutando, en cada dispositivo, una operación...

  2. 2.-

    Un procedimiento de lectura de datos de un módulo SDRAM (RAM, Memoria de Acceso Dinámico Síncrona), no estando almacenados tales datos en una matriz DRAM (RAM de acceso dinámico) en el módulo , en el que cada uno de una pluralidad de comandos de SDRAM disponibles para el control de las operaciones de SDRAM está definido por el estado de las señales de control aplicadas al módulo SDRAM , comprendiendo el procedimiento: proporcionar un comando para una lectura síncrona de los datos que no están almacenados en la matriz DRAM , comprendiendo el comando una codificación única de las señales de control para la operación de lectura síncrona de los datos que no están almacenados...

  3. 3.-

    Un metodo para variar un nivel de potencia de una seral proporcionada a un amplificador de potencia de un transmisor de un dispositivo de comunicacion inalambrica, que comprende: determinar una frecuencia para transmitir dicha seral desde una antena; determinar una frecuencia minima ymaxima de una banda de frecuencia en la que el dispositivo de comunicacion inalambrica debe operar; determinar una mascara de emision que incluye un primer nivel de potencia maximo al que la antena transmite una seral a la frecuencia minima y un segundo nivel de potencia maximo al que la antenatransmite una seral a la maxima frecuencia; y reducir dicho nivel de potencia de dicha seral proporcionada a dicho amplificador...

  4. 4.-

    Una memoria que comprende: - celdas de memoria , únicas o múltiples, de comportamiento disimétrico, - un comportamiento disimétrico resultante de la sensibilidad de una celda de memoria en un primer estadoeléctrico, al cambiar de estado a un segundo estado eléctrico cuando se produce una agresión por irradiación,de tal manera que esta sensibilidad es menos grande para pasar del primer estado al segundo estado quepara pasar del segundo estado al primer estado, - pares de celdas de memoria, formados por estas celdas de memoria de comportamiento disimétrico, - de tal manera que una primera celda de un par está cargada con una primera información binaria y unasegunda celda del par está cargada con una segunda...

  5. 5.-

    Un chip de memoria que opera en una pluralidad de modos, que comprende: Una plaqueta de opción (OP) que tiene una pluralidad de estados; y una unidad de detección (50') acoplada a la plaqueta de opción en un primer nodo (N60) y controlada por una señal de control (CS) para generar una señal de detección (S60) de acuerdo con el estado en curso de la plaqueta de opción; En donde la unidad de detección comprende: Un elemento de alto nivel débil acoplado entre una fuente de voltaje de alto nivel (Vd.) y el primer nodo (N60); y Un elemento de conmutación acoplado entre el primer nodo (N60) y un voltaje de tierra (GND), y activado por la señal de control activada (CS); en...

  6. 6.-

    Dispositivo que constituye una memoria de matriz pasiva no volátil y comprende un material de memoria dieléctrico eléctricamente polarizable que presenta histéresis, y en particular un material ferroeléctrico, estando dicho material de memoria previsto de forma tal que está intercalado en una capa entre un primer conjunto y un segundo conjunto de respectivos electrodos de direccionamiento paralelos, constituyendo los electrodos del primer conjunto líneas de palabra (WL1, ...m) del dispositivo que constituye una memoria y estando dichos electrodos del primer conjunto previstos de forma tal que guardan una relación prácticamente de ortogonalidad con los electrodos del segundo conjunto , constituyendo éstos últimos las líneas de bit...

  7. 7.-

    SE DESCRIBE UN APARATO ELECTRONICO CON UN MICROPROCESADOR O MICROCONTROLADOR, UNA MEMORIA PERMANENTE Y UN LUGAR DE INTERFAZ. EL APARATO MUESTRA UN MICROPROCESADOR O UN MICROCONTROLADOR, UN COMPONENTE DE MEMORIA PERMANENTE Y OTROS MEDIOS, QUE PERMITEN QUE EL CONTENIDO DE DATOS DE UN COMPONENTE DE MEMORIA CORRESPONDIENTE PUEDA SER TRANSMITIDO EN UN OTRO APARATO CORRESPONDIENTE DE FORMA SENCILLA CON LA MEMORIA PERMANENTE. EL APARATO CONTIENE CON ELLO LA CAPACIDAD DE DUPLICIDAD DE LAS PROPIEDADES DE BASE DE DATOS PARA SU "MEJORA" O PARA SU AUTODUPLICACION. ADEMAS SE DESCRIBE...

  8. 8.-

    CARTUCHO DE MEMORIA.

    . Solicitante/s: NINTENDO CO. LIMITED. Inventor/es:

    UN CARTUCHO DE MEMORIA CONFORME A ESTA INVENCION SE INSTALA EN FORMA QUE PUEDA EXTRAERSE EN UN DISPOSITIVO DE PROCESAMIENTO D TAL COMO UNA MAQUINA PORTATIL DE JUEGOS ELECTRONICOS CONTENIENDO UNA CPU (UNIDAD CENTRAL DE PROCESO), Y CONTIENE UNA ROM (PROM DE CONMUTACION DE BANCOS, Y UNA RAM (MEMORIA DE ACCESO ALEATORIO) EXTERNA SE CONTIENE EN EL CIRCUITO DE CONMUTACION DE BANCOS. LA RAM TIENE COMO RESERVA UNA CELULA. LOS DATOS CLAVE PRIMERO Y SEGUNDO SE ESCRIBEN PEVIAMENTE DENTRO DE LA PROM. CUANDO EL SUMINISTRO DE ENERGIA SE CONECTA, SE DA SALIDA A UNA SEÑAL DE REINICIALIZACION CUANDO EL VOLTAJE DE FUENTE DE ALIMENTACION ALCANZA UN VALOR DADO. CUANDO SE LEE EL PRIMER DATO CLAVE DE LA PROM, Y TAMBIEN SE DA SALIDA A UNA SEÑAL DE REINICIALIZACION, LA ROM EXTERNA SE HACE ACCESIBLE POR LA CPU. CUANDO, Y DESPUES DE LEER EL SEGUNDO DATO CLAVE DE LA PROM, SE PROHIBE EL ACCESO POR LA CPU A LA RAM EXTERNA.

  9. 9.-

    TARJETA DE MEMORIA.

    . Solicitante/s: SKORSKI, SERGE. Inventor/es:

    LA INVENCION SE REFIERE A UNA TARJETA DE MEMORIA ELECTRONICA PORTATIL, DESTINADA A SERVIR DE SOPORTE PARA LA DIFUSION ENTRE LOS CONSUMIDORES, EN FORMA NUMERICA DE DATOS TALES COMO TEXTOS, IMAGENES O PROGRAMAS DE JUEGOS. LA TARJETA DE MEMORIA ESTA CONECTADA A LOS SISTEMAS DE LOS USUARIOS, MEDIANTE UN CONJUNTO REDUCIDO DE CONTACTOS COMPRENDIENDO, CUALQUIERA QUE SEA SU CAPACIDAD: 3 CONTACTOS PARA LA TRANSMISION DE SEÑALES DE DIRECCION (CA1, CA2, INC/DEC), 8 CONTACTOS PARA LA TRANSMISION DE SEÑALES DE DATOS (DO.D7), 5 SEÑALES DIVERSAS DE ALIMENTACION Y DE CONTROL (VCC, VPP, GND. PGM, OE). LA TARJETA CONTIENE PARA EL DIRECCIONAMIENTO DE MEMORIAS DOS CONTADORES DE SUBIDA Y BAJADA (11 Y 12), QUE RECIBEN IMPULSOS DE LAS LINEAS CA1, CA2 E INC/DEC.

  10. 10.-

    SISTEMAS ADAPTADORES DE FUENTES DE ENERGIA.

    . Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es:

    SE PRESENTA UN SISTEMA ADAPTADOR DE FUENTE DE ENERGIA QUE INCLUYE UN TERMINAL DE FUENTE DE SUMINISTRO DE VOLTAJE, UN TERMINAL DE SALIDA, DOS INTERRUPTORES, DE LOS CUALES EL PRIMERO SE DISPONE ENTRE EL TERMINAL DE LA FUENTE DE SUMINISTRO DE VOLTAJE Y EL TERMINAL DE SALIDA, UNOS MEDIOS DE CONVERSION DE VOLTAJE CONECTADOS EN SERIE CON EL SEGUNDO INTERRUPTOR Y DISPUESTOS ENTRE EL TERMINAL DE LA FUENTE DE SUMINISTRO DE VOLTAJE Y UN PUNTO DE POTENCIAL DE REFERENCIA Y CON UNA SALIDA ACOPLADA AL TERMINAL DE SALIDA, Y MEDIOS PARA DETECTAR UN PRIMER Y UN SEGUNDO RANGO DE VOLTAJE EN LA FUENTE DE SUMINISTRO DE ENERGIA Y PARA PRODUCIR UN PRIMER Y UN SEGUNDO VOLTAJE DE CONTROL, RESPECTIVAMENTE, A FIN DE CONTROLAR EL PRIMER Y EL SEGUNDO INTERRUPTORES.

  11. 11.-

    Una disposición para determinar la longitud Lx de registros de desplazamiento arbitrarios (objetos de prueba) que no excedan de una longitud máxima predeterminada Lmáx, caracterizada por las siguientes propiedades: una disposición conectada a la entrada del objeto de prueba para generar un patrón de desplazamiento de prueba de la longitud Lmáx+K, siendo K >= 2, la cual consiste en una configuración de bitios definida con una transición de datos definida en su extremo que mira hacia el objeto de prueba y que es desplazado a través del...

  12. 12.-

    Procedimiento para escribir datos iniciales contenidos en una petición de escritura (RE1) transmitida por un medio de tratamiento de datos (PR, AP) a un medio de control de escritura-lectura (CM, DR) de una memoria no volátil (MNV) en un objeto electrónico portátil (CP), caracterizado por comprender las siguientes etapas: - transmitir solamente (El, E2) un acuse de recibo (AC) por el medio de control (CM, DR) al medio de tratamiento de datos (PR, AP) inmediatamente como respuesta a la petición de escritura (RE1) si el medio de control está disponible para una escritura (E4) de los datos iniciales (DI) en la memoria, - realizar tareas (T2, T3) en el medio de tratamiento de datos en respuesta al acuse de recibo...