SISTEMA Y PROCEDIMIENTO PARA PPREPROGRAMAR LA MEMORIA DE UN DISPOSITIVO ELECTRONICO.
Procedimiento para programar en paralelo la memoria (14) de un dispositivo electrónico con un código de prueba (20) y un código de sistema (22) antes de realizar las comprobaciones a nivel de tarjeta durante la fabricación,
comprendiendo el procedimiento las etapas siguientes: programar dicho dispositivo electrónico (12) con primeras instrucciones y segundas instrucciones, comprendiendo dichas primeras instrucciones dicho código de prueba (20) que se va a utilizar durante las comprobaciones a nivel de tarjeta de dicho dispositivo electrónico (12), y comprendiendo dichas segundas instrucciones el código de sistema parcial para las comprobaciones a nivel de sistema de dicho dispositivo electrónico (12); ejecutar dichas primeras instrucciones durante las comprobaciones a nivel de tarjeta de dicho dispositivo electrónico (12) para determinar en qué estado se encuentra dicho dispositivo electrónico (12), independientemente de dichas segundas instrucciones; programar dicho dispositivo electrónico (12) con terceras instrucciones, incluyendo dichas terceras instrucciones el código de sistema (22) para complementar dichas segundas instrucciones y ejecutar dichas segundas instrucciones y dichas terceras instrucciones durante las comprobaciones a nivel de sistema de dicho dispositivo electrónico (12).
Tipo: Resumen de patente/invención.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 5775 MOREHOUSE DRIVE, SAN DIEGO,CA 92121-1714.
Inventor/es: MALONEY, JOHN, E., CHANG, CHIENCHUNG, SWAZEY, SCOTT, T.
Fecha de Publicación: .
Fecha Solicitud PCT: 13 de Diciembre de 2001.
Fecha Concesión Europea: 1 de Marzo de 2006.
Clasificación Internacional de Patentes:
- G01R31/3185 FISICA. › G01 METROLOGIA; ENSAYOS. › G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12). › G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46). › Reconfiguración para los ensayos, p. ej. LSSD, divisiones.
- G06F11/26 G […] › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 11/00 Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00). › Pruebas funcionales.
Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Oficina Europea de Patentes, Lituania, Letonia, Ex República Yugoslava de Macedonia, Albania, Emiratos Árabes Unidos, Antigua y Barbuda, Armenia, Australia, Azerbayán, Bosnia y Herzegovina, Barbados, Bulgaria, Brasil, Bielorusia, Belice, Canadá, China, Colombia, Costa Rica, República Checa, Dominica, Argelia, Ecuador, Estonia, Granada, Georgia, Ghana, Gambia, Croacia, Hungría, Indonesia, Israel, India, Islandia, Japón, Kenya, Kirguistán, República de Corea, Kazajstán, Santa Lucía, Sri Lanka, Liberia, Lesotho, Marruecos, República del Moldova, Madagascar, Mongolia, Malawi, México, Mozambique, Noruega, Nueva Zelanda, Polonia, Federación de Rusia, Sudán, Singapur, Eslovaquia, Sierra Leona, Tayikistán, Turkmenistán, Turquía, Trinidad y Tabago, República Unida de Tanzania, Ucrania, Uganda, Urbekistán, Yugoslavia, Sudáfrica, Zimbabwe, Viet Nam, Burkina Faso, Benin, República Centroafricana, Congo, Costa de Marfil, Camerún, Gabón, Guinea, Malí, Mauritania, Niger, Senegal, Chad, Togo, Cuba, República Popular Democrática de Corea, Filipinas, Zambia, Organización Regional Africana de la Propiedad Industrial, Swazilandia, Guinea-Bissau, Guinea Ecuatorial, Organización Africana de la Propiedad Intelectual, Organización Eurasiática de Patentes.
Patentes similares o relacionadas:
Dispositivo de protección contra fallas en circuitos de árbol de reloj, del 10 de Febrero de 2016, de Winbond Electronics Corp: Un circuito integrado "CI", que comprende:
Un circuito de árbol de reloj configurado para distribuir una señal de reloj en el circuito […]
Aparato y procedimiento de control de la modificación dinámica de una trayectoria de exploración, del 16 de Julio de 2014, de ALCATEL LUCENT: Un aparato de sistema en chip , que comprende:
una trayectoria de exploración de prueba que comprende una pluralidad de componentes […]
DISPOSITIVO Y PROCEDIMIENTO PARA CREAR UNA FIRMA., del 16 de Noviembre de 2006, de SIEMENS AKTIENGESELLSCHAFT: Dispositivo para crear una firma, en donde se ha previsto una cantidad precalculada de registros de desplazamiento , en los que se depositan […]
SISTEMA DIGITAL Y METODO DE DETECCION DE ERRORES DEL MISMO., del 1 de Junio de 2006, de KONINKLIJKE PHILIPS ELECTRONICS N.V.: Sistema digital para procesar un vector (VEn_p) digital de entrada, que comprende p bits (E1, E2, ..., Ep), para proporcionar un vector (VSa_q) digital […]
METODO PARA ALMACENAR PROPIEDADES DE REGISTRO EN UNA ESTRUCTURA DE DATOS Y ESTRUCTURA DE DATOS RELACIONADA., del 1 de Junio de 2006, de ALCATEL: Método para almacenar propiedades de registro de un dispositivo hardware (ASIC1, ASIC2, ASIC3, ASIC4) que tiene memoria heterogénea, en una estructura de datos, estando […]
PROCEDIMIENTO DE PRUEBA DE RADIOFRECUENCIA SIN HILOS DE CIRCUITOS INTEGRADOS Y OBLEAS., del 16 de Marzo de 2006, de THE GOVERNORS OF THE UNIVERSITY OF ALBERTA: Aparato para probar un circuito integrado sobre una oblea que comprende: a) un circuito de prueba formado sobre la oblea con el circuito […]
DISPOSICION PARA VERIFICACION JTAG., del 16 de Septiembre de 2005, de PATRIA FINAVITEC OY: Un sistema de verificación JTAG que comprende un equipo de prueba JTAG (TS) y un dispositivo en fase de prueba (DUT) compatible con el JTAG dispuesto para formar una conexión […]
COMPOSICIONES DE TRAZAS DE DATOS PARA UN CIRCUITO INTEGRADO DE MEMORIAS MULTIPLES, del 1 de Marzo de 2009, de QUALCOMM INCORPORATED: Un circuito integrado que comprende: una pluralidad de memorias (126a, 126b); y un módulo de traza operativo para formar paquetes de trazas de datos, […]