SISTEMA DE PROCESO DE DATOS CON UNA RAPIDA INTERRUPCION.

UN SISTEMA MULTIPROCESADOR INCLUYE UN NUMERO DE SUBSISTEMAS TODOS ELLOS ACOPLADOS EN COMUN A UN BUS DE SISTEMA ASINCRONO. UN APARATO SE INCLUYE EN LA LOGICA DEL INTERFACE DEL BUS DEL SISTEMA DE CADA SUBSISTEMA DE PROCESO PARA RECIBIR LOS COMANDOS DESDE EL BUS DEL SISTEMA Y COMPARA EL NIVEL DE PRIORIDAD DE INTERRUPCION DEL NUEVO COMANDO CON EL COMANDO ACTUAL QUE SE ESTA EJECUTANDO. SI EL NUEVO COMANDO TIENE UNA PRIORIDAD DE INTERRUPCION INFERIOR QUE EL COMANDO ACTUAL

, ENTONCES EL SUBSISTEMA QUE ENVIA EL COMANDO RECIBIRA UNA RESPUESTA DE NO RECONOCIMIENTO DEL SISTEMA DE PROCESO. EL APARATO ES SENSIBLE A CIERTAS SEÑALES DE CONTROL DEL NUEVO COMANDO PARA PASAR POR ALTO LA LOGICA DE LA COMPARACION DE PRIORIDAD DE INTERRUPCION E INICIAR UNA INTERRUPCION INMEDIATA SIN HACER CASO DEL NIVEL DE PRIORIDAD DE INTERRUPCION DEL COMANDO ACTUAL QUE SE ESTA EJECUTANDO EN EL SISTEMA DE PROCESO. EL SISTEMA DE PROCESO PUEDE TAMBIEN GENERAR UN COMANDO PARA SI MISMO POR MEDIO DEL BUS DEL SISTEMA QUE REQUIERE LA INTERRUPCION DE ALTA VELOCIDAD.

Tipo: Resumen de patente/invención.

Solicitante: BULL HN INFORMATION SYSTEMS INC..

Nacionalidad solicitante: Estados Unidos de América.

Dirección: CORPORATION TRUST CENTER 1209 ORANGE STREET, WILMINGTON DELAWARE.

Inventor/es: .

Fecha de Publicación: .

Fecha Concesión Europea: 31 de Marzo de 1993.

Clasificación Internacional de Patentes:

  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Computadores digitales en general (detalles G06F... > G06F15/16 (Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética, una unidad programa y un registro, p. ej. para el tratamiento simultáneo de varios programas)
  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Interconexión o transferencia de información u... > G06F13/26 (con control prioritario)
google+ twitter facebook