MEMORIAS Y LAS PRUEBAS DE ELLO.
UNA MEMORIA PUEDE CONTENER UN GRAN NUMERO DE BYTES DE DATOS QUIZAS TANTOS COMO 256 MEGABYTES EN UN TIPIGA ESTRUCTURA DE MEMORIA GRANDE.
UN CODIGO ALGORITMO QUE CONSIGUE ERRORES PUEDE SER USADO PARA REUTILIZAR MODULOS DE MEMORIA DEFECTUOSOS EN UN SISTEMA DE MEMORIA. EN UNA PARTICULAR PERSONIFICACION, UN NUMERO DE DISPONIBLES PUEDE SER PROVISTO EN CADA TARJETA DE MEMORIA QUE PERMITA UN PREDETERMINADO NUMERO DE MODULOS DEFECTUOSOS A SER REEMPLAZADOS EN UN ALMACEN DE PALABRAS. CON DOBLE BIT DE CORRECCION PROVISTO PARA EL ERROR QUE CORRIGE EL CODIGO LOGICO, UN NUMERO DE BITS PUEDE SER CORREGIDO EN UNA TARJETA O UN GRAN NUMERO DE BIT PUEDEN SER CORREGIDOS EN UN PAGO DE TARJETAS, DONDE EL GRAN NUMERO DE BITS ES ALGO MENOS QUE EL NUMERO DE BITS QUE PUEDEN SER CORREGIDOS EN UNA SIMPLE TARJETA. EL TEST DE DESTREZA EN CONCORDANCIA CON EL PRESENTE INVENTO ENTONCES PRODUCE UN MODELO QUE CREARA UNA DIFERENCIA MAS GRANDE QUE ESTE GRAN NUMERO DE BITS ENTRE LOS DATOS ALMACENADOS EN UN DEPOSITO LOCALIZADO DEBAJO DEL TEST Y CUALQUIER DIRECCION QUE PUEDA SER TOMADA POR UNA DIRECCION DE LINEA EQUIVOCADA. EL METODO ACORDE AL PRESENTE INVENTO PRODUCE EL EFECTO DE UNA DIRECCION DE LINEA EQUIVOCADA EXTERNA A LA FORMACION DE MODULOS E INTERNA A UN JUEGO DE TARJETAS Y ENTONCES PRUEBA A VER SI HA OCURRIDO UN FALLO. EL TEST DE DESTREZA NO DECLARA UN FALLO DE DIRECCION HASTA QUE UN PREDETERMINADO NUMERO DE BIT EQUIVOCADO ES ENCONTRADO EN UNA TARJETA. EL TEXT ES VALIDO PARA SIMPLE Y MULTIPLE FALLO DE LINEA DE DIRECCION. MIENTRAS SOLO UN BIT DE DIRECCION ES CAMBIADO POR CADA CAMINO ATRAVEDADO POR EL TEST OTRAS LINEAS DE DIRECCION EQUIVOCADAS NO SON DETECTADAS HASTA QUE EL CAMINO CON ESOS BITS DE DIRECCION ERRONEOS SEAN TESTADOS. DE ESTA MANERA, INCLUSO CON MULTIPLES DIRECCIONES DE LINEA EQUIVOCADAS LAS DOS DIRECCIONES QUE SON ALMACENADAS Y TRAIDAS ESTAN APARTE LOS UNICOS BITS DE DIRECCION.
Tipo: Resumen de patente/invención.
Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: OLD ORCHARD ROAD, ARMONK, N.Y. 10504.
Inventor/es: ASH, KEVIN JOHN, DERENBURGER, JACK HARVEY, PARSONS, RAYMOND LONNIE.
Fecha de Publicación: .
Fecha Concesión Europea: 9 de Diciembre de 1992.
Clasificación Internacional de Patentes:
- G11C29/00 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby").
Patentes similares o relacionadas:
Dispositivo y procedimiento para el procesamiento de cuadros de datos en serie, del 11 de Octubre de 2018, de DR. JOHANNES HEIDENHAIN GMBH: Dispositivo para el procesamiento de cuadros de datos en serie, que comprende una unidad de convertidor en serie-paralelo , una unidad de evaluación […]
Bomba de hélice y estación de bombeo, del 28 de Septiembre de 2016, de Xylem IP Holdings LLC: Bomba de hélice para el bombeo de líquido, que comprende: 5 una carcasa de bomba tubular que se extiende axialmente , que tiene una superficie interior […]
Métodos para la gestión y el almacenamiento de datos corregidos, del 28 de Agosto de 2013, de Intelligent Intellectual Property Holdings LLC: Un método para gestionar datos en un sistema de memoria con una matriz de memoria no volátil queincluye múltiples bloques, un bloque representando […]
DISPOSICION DE CIRCUITO CON UN CIRCUITO DE PRUEBA, del , de SIEMENS AKTIENGESELLSCHAFT: LA INVENCION ESTA RELACIONADA CON UN DISPOSITIVO DE CIRCUITO CON UN NUMERO PREDETERMINADO DE LINEAS EN GRUPO (WLO, ..., WLM, BLO, ..., BLM) CONFIGURADAS PARALELA […]
PROCESO Y DISPOSITIVO PARA LA DETERMINACION AUTOMATICA DE LA ALTA TENSION NECESARIA PARA LA PROGRAMACION/BORRADO DE UNA EEPROM, del 16 de Octubre de 1999, de SIEMENS AKTIENGESELLSCHAFT: MEDIANTE EL PROCESO DE ACUERDO CON LA INVENCION ES POSIBLE DETERMINAR, INDIVIDUALMENTE PARA CADA MEMORIA DE SEMICONDUCTOR DE VALOR FIJO, PROGRAMABLE Y BORRABLE […]
METODO DE AUTODIAGNOSTICO DE UN EQUIPO DE TELEFONO MOVIL PARA SU USO EN UN SISTEMA DE CONMUTACION DE TELEFONO MOVIL Y EQUIPO DE TELEFONO MOVIL APLICADO AL METODO., del 1 de Mayo de 1997, de NEC CORPORATION: EL PRESENTE INVENTO DESCRIBE UN METODO DE AUTODIAGNOSTICO QUE ACORTA EL TIEMPO DE DIAGNOSTICO DE UNA ROM QUE ESTA PROVISTA EN UN EQUIPO DE TELEFONO MOVIL PARA SU USO […]
DISPOSICION DE CIRCUITO PARA VERIFICAR DATOS ALMACENADOS EN UNA MEMORIA DE ACCESO ALEATORIO., del 16 de Agosto de 1996, de PLESSEY SEMICONDUCTORS LIMITED: LA DISPOSICION DE CIRCUITO COMPRENDE, PARA CADA UBICACION DE BIT EN UNA COLUMNA DEL RAM, UN REGISTRO DE CORRIMIENTO DE ENTRADA, UN MULTIPLEXADOR Y […]
UNA CELULA DE BITS DE RAM NO VOLATIL., del 16 de Noviembre de 1995, de HUGHES MICROELECTRONICS LIMITED: UNA CELULA DE MEMORIA CONSTA DE UN ENGANCHE BIESTABLE CON NODOS PRIMERO Y SEGUNDO, AL MENOS DOS TRANSISTORES NO VOLATILES NV1, NV2 CADA UNO CON UNA […]