MEMORIAS Y LAS PRUEBAS DE ELLO.

UNA MEMORIA PUEDE CONTENER UN GRAN NUMERO DE BYTES DE DATOS QUIZAS TANTOS COMO 256 MEGABYTES EN UN TIPIGA ESTRUCTURA DE MEMORIA GRANDE. UN CODIGO ALGORITMO QUE CONSIGUE ERRORES PUEDE SER USADO PARA REUTILIZAR MODULOS DE MEMORIA DEFECTUOSOS EN UN SISTEMA DE MEMORIA. EN UNA PARTICULAR PERSONIFICACION

, UN NUMERO DE DISPONIBLES PUEDE SER PROVISTO EN CADA TARJETA DE MEMORIA QUE PERMITA UN PREDETERMINADO NUMERO DE MODULOS DEFECTUOSOS A SER REEMPLAZADOS EN UN ALMACEN DE PALABRAS. CON DOBLE BIT DE CORRECCION PROVISTO PARA EL ERROR QUE CORRIGE EL CODIGO LOGICO, UN NUMERO DE BITS PUEDE SER CORREGIDO EN UNA TARJETA O UN GRAN NUMERO DE BIT PUEDEN SER CORREGIDOS EN UN PAGO DE TARJETAS, DONDE EL GRAN NUMERO DE BITS ES ALGO MENOS QUE EL NUMERO DE BITS QUE PUEDEN SER CORREGIDOS EN UNA SIMPLE TARJETA. EL TEST DE DESTREZA EN CONCORDANCIA CON EL PRESENTE INVENTO ENTONCES PRODUCE UN MODELO QUE CREARA UNA DIFERENCIA MAS GRANDE QUE ESTE GRAN NUMERO DE BITS ENTRE LOS DATOS ALMACENADOS EN UN DEPOSITO LOCALIZADO DEBAJO DEL TEST Y CUALQUIER DIRECCION QUE PUEDA SER TOMADA POR UNA DIRECCION DE LINEA EQUIVOCADA. EL METODO ACORDE AL PRESENTE INVENTO PRODUCE EL EFECTO DE UNA DIRECCION DE LINEA EQUIVOCADA EXTERNA A LA FORMACION DE MODULOS E INTERNA A UN JUEGO DE TARJETAS Y ENTONCES PRUEBA A VER SI HA OCURRIDO UN FALLO. EL TEST DE DESTREZA NO DECLARA UN FALLO DE DIRECCION HASTA QUE UN PREDETERMINADO NUMERO DE BIT EQUIVOCADO ES ENCONTRADO EN UNA TARJETA. EL TEXT ES VALIDO PARA SIMPLE Y MULTIPLE FALLO DE LINEA DE DIRECCION. MIENTRAS SOLO UN BIT DE DIRECCION ES CAMBIADO POR CADA CAMINO ATRAVEDADO POR EL TEST OTRAS LINEAS DE DIRECCION EQUIVOCADAS NO SON DETECTADAS HASTA QUE EL CAMINO CON ESOS BITS DE DIRECCION ERRONEOS SEAN TESTADOS. DE ESTA MANERA, INCLUSO CON MULTIPLES DIRECCIONES DE LINEA EQUIVOCADAS LAS DOS DIRECCIONES QUE SON ALMACENADAS Y TRAIDAS ESTAN APARTE LOS UNICOS BITS DE DIRECCION.

Tipo: Resumen de patente/invención.

Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: OLD ORCHARD ROAD, ARMONK, N.Y. 10504.

Inventor/es: .

Fecha de Publicación: .

Fecha Concesión Europea: 9 de Diciembre de 1992.

Clasificación Internacional de Patentes:

  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > G11C29/00 (Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby"))
google+ twitter facebook