IMPLANTACIÓN DE IONES Y GRABADO POCO PROFUNDO PARA PRODUCIR TERMINACIONES DE BORDE EFICACES EN TRANSISTORES BIPOLARES DE HETEROUNIÓN DE ALTO VOLTAJE.

Un método para mejorar las terminaciones de bordes (42) en un dispositivo semiconductor bipolar de heterounión (100) manteniendo a la vez el voltaje de ruptura de dicho dispositivo semiconductor (100) en su límite teórico o cerca de él,

que incluye la etapa de emplear implantación de iones (40) para crear una zona o región compensada (140) alrededor de dicho dispositivo semiconductor (100), caracterizado por la etapa de: después de dicha etapa de uso, grabado químico por vía húmeda en la zona compensada para formar una mesa (114) del orden de 0,2 a 0,3 µm

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2003/000679.

Solicitante: RAYTHEON COMPANY.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 870 WINTER STREET 02451-1449 WALTHAM, MASSACHUSETTS 02451-1449 ESTADOS UNIDOS DE AMERICA.

Inventor/es: HUSSAIN,Tahir, MONTES,M.C.

Fecha de Publicación: .

Fecha Solicitud PCT: 10 de Enero de 2003.

Clasificación Internacional de Patentes:

  • H01L21/331P2

Clasificación PCT:

  • H01L21/331 ELECTRICIDAD.H01 ELEMENTOS ELECTRICOS BASICOS.H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas. › Transistores.
  • H01L21/76 H01L 21/00 […] › Realización de regiones aislantes entre los componentes.
  • H01L29/737 H01L […] › H01L 29/00 Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos (H01L 31/00 - H01L 47/00, H01L 51/05 tienen prioridad; otros detalles de los cuerpos semiconductores o de sus electrodos H01L 23/00; consistentes en una pluralidad de componentes de estado sólido formados en o sobre un sustrato común H01L 27/00). › Transistores de heterounión.

Clasificación antigua:

  • H01L21/331 H01L 21/00 […] › Transistores.
  • H01L21/76 H01L 21/00 […] › Realización de regiones aislantes entre los componentes.
  • H01L29/737 H01L 29/00 […] › Transistores de heterounión.

Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Chipre.

PDF original: ES-2370084_T3.pdf

 


Fragmento de la descripción:

Implantación de iones y grabado poco profundo para producir terminaciones de borde eficaces en transistores bipolares de heterounión de alto voltaje. Campo técnico En líneas generales, la presente invención se refiere a transistores bipolares de heterounión de GaAs y, más particularmente, a métodos para fabricar terminaciones de borde en tales dispositivos. Técnica anterior El rendimiento de los dispositivos semiconductores, tales como aquellos que consisten en capas de semiconductores del tipo de diferente conductividad dispuestos cada uno encima del otro, depende de los bordes del dispositivo. Típicamente, las propiedades del borde son diferentes de las del resto del dispositivo y normalmente ello produce efectos no deseados. Un ejemplo de tales efectos indeseables es la avería en el borde de una unión p-n con polarización invertida, por ejemplo, en un diodo o en un transistor bipolar. El campo eléctrico local en el borde de la unión puede ser mucho más alto que en la parte central de la unión y ello actúa para mermar la capacidad de voltaje máximo del dispositivo. Para un semiconductor como GaAs, se supone que el borde de la terminación merma el voltaje de rotura del dispositivo de manera significativa. En consecuencia, es conveniente encontrar una técnica que permita reducir el campo en el borde. En la publicación siguiente: F. Ren et al., Implant isolation of GaAs-AlGaAs heterojunction bipolar transistor structures, Applied Physiscs Letters, vol. 56, número 9, páginas 860-862 (26 de febrero de 1990) se describen algunas de las mejoras realizadas sobre la técnica anterior. Ren et al. describen el uso del daño por implantación de iones para la terminación de bordes en transistores bipolares de heterounión (transistores HBT por sus siglas en inglés). La implantación de iones se usa ampliamente en transistores de efecto de campo metal-semiconductor (MES-FET por sus siglas en inglés) y en transistores de alta movilidad de electrón o hueco (HEMT por sus siglas en inglés) en los que las capas que se tienen que terminar son relativamente poco profundas; sin embargo, la implantación de iones deviene menos factible cuando se tienen que aislar capas de semiconductores gruesas. Asimismo, el uso de la implantación de iones sola no es suficiente para hacer dispositivos, tal como los HBT, con terminación de borde en los que están presentes capas altamente dopadas y en los que se espera que el dispositivo resista altos voltajes. El procesado de mesa es bien conocido en la bibliografía técnica y se puede encontrar suficiente información en cualquier descripción de libros de texto sobre HBT. En la actualidad, el acabado de borde se lleva a cabo enmascarando, en primer lugar, el dispositivo y luego realizando un grabado químico del material semiconductor alrededor del dispositivo, lo que da como resultado una estructura en mesa de una altura aproximada de 2 a 3 micrómetros. El voltaje de ruptura en el dispositivo no pasivado puede ser una función sensible de la profundidad de mesa, así como de las propiedades del borde. De este modo, hay una amplia variación en el voltaje de ruptura en dispositivos fabricados en un sustrato. El voltaje de ruptura es sensible a los contaminantes y empeora con facilidad. Descripción de la invención En consecuencia, un objeto de la invención consiste en proporcionar un método para mejorar los acabados de borde en tales dispositivos manteniendo a la vez los voltajes de ruptura en niveles convenientemente altos. Según la presente invención, este objeto se consigue mediante un método, según se define en la reivindicación 1 y mediante un transistor bipolar de heterounión según se define en la reivindicación 8. Desarrollos adicionales ventajosos de la invención son el sujeto de las reivindicaciones subordinadas que acompañan a las otras. De este modo, se proporciona un método para mejorar las terminaciones de borde en un dispositivo semiconductor manteniendo a la vez el voltaje de ruptura de dicho dispositivo semiconductor en su límite teórico o próximo a él, que comprende, tras una etapa de implantación de iones, un grabado químico por vía húmeda en una zona compensada para formar una mesa del orden de 0,2 a 0,3 µm. La presente invención proporciona un método sencillo pero novedoso para fabricar terminaciones de borde en dispositivos de semiconductores en general y en dispositivos que emplean uniones p-n tales como transistores bipolares con heterounión GaAs (HBT) para conseguir características eléctricas casi ideales en el borde del dispositivo. En lugar de las técnicas tradicionales de biselado de bordes, tales como las que implican procesos de pulido, chorro de arena o grabado de mesas mediante ataque químico usando máscaras, la técnica de la presente invención utiliza implantación de iones para crear una zona compensada alrededor del dispositivo y grabado químico por vía húmeda para producir una mesa poco profunda. 2   Se considera que una mesa vertical es la terminación en mesa más eficaz en estos dispositivos. Cuando la pasivación de los bordes expuestos y la planaridad del dispositivo son cuestiones importantes, se ha empleado la implantación de iones para conseguir buenos acabados en los dispositivos. En HBT de potencia que implican espesores de colector de muchos micrómetros, ninguno de los dos enfoques es satisfactorio. La presente invención proporciona una técnica que es vital para los HBT de alto voltaje y que en principio se podría aplicar a cualquier dispositivo HBT para conseguir una terminación de borde eficaz. Por alto voltaje se entiende aquí un voltaje superior a 100 V, preferentemente de 200 a 700 V, aunque también se pueden mejorar de forma beneficiosa dispositivos de voltajes más bajos, hasta 30 V, utilizando las enseñanzas del presente documento. Por terminación de borde eficaz se entiende aquí una terminación de borde en la que las propiedades de los bordes del dispositivo no limiten el voltaje de operación. En un dispositivo terminado de manera eficaz, el voltaje de operación está determinado por las propiedades del grueso o parte central del dispositivo. El propósito de la presente invención es hacer terminaciones de borde en dispositivos HBT de alto voltaje sin degradar el voltaje de ruptura. Un propósito secundario pero importante es conservar la planaridad del dispositivo. Actualmente, el voltaje de ruptura de estos dispositivos está limitado por las propiedades del borde y el proceso de mesa da como resultado un dispositivo no plano que es difícil de pasivar. Con la técnica que se describe aquí, es posible producir dispositivos con voltajes de ruptura muy próximos a los máximos teóricos. Esto se realiza sin necesidad de una mesa profunda del orden de 2 a 3 µm. En los mejores dispositivos medidos hasta ahora, una profundidad de mesa de 0,2 a 0,3 micrómetros fue suficiente para alcanzar el máximo voltaje de ruptura. El voltaje de ruptura permanece estable, después de posteriores etapas de procesado. El borde la mesa puede entonces ser encapsulado utilizando una película de nitruro de silicio. Las enseñanzas de la presente invención son aplicables a transistores interruptores (switching) de alto voltaje. Estos dispositivos representan la tecnología que posibilita los convertidores de potencia VHF, pero se pueden usar en muchos otros tipos de convertidores de potencia. Breve descripción de los dibujos La figura 1 es una representación en alzado que representa esquemáticamente un transistor bipolar de heterounión (HBT) que muestra un aislamiento de mesa. La figura 2 es una representación en alzado, similar a la de la figura 1, que representa esquemáticamente un transistor HBT, que muestra un aislamiento mediante implantación de iones. La figura 3a es una micrografía electrónica de barrido en corte de un HBT terminado en mesa convencional. La figura 3b es una gráfica voltaje frente a corriente inversa (I-V) de un HBT terminado en mesa convencional. Las figuras 4a-4e son vistas en alzado que representan las etapas esenciales en el método de la presente invención. La figura 5a es una vista en planta desde arriba que representa el dispositivo después de la etapa de procesado representada en la figura 4b. La figura 5b es una vista en planta desde arriba que representa el dispositivo después de la etapa de procesado representada en la figura 4c. Las figuras 6a-6b representan el campo eléctrico calculado numéricamente en un HBT aislado en mesa de la técnica anterior (figura 6a) y en un HBT fabricado de acuerdo con la presente invención (figura 6b). La figura 7 representa, sobre coordenadas de corriente y voltaje, el voltaje de ruptura de un HBT interruptor fabricado según la presente invención y La figura 8 representa, sobre coordenadas de corriente y voltaje, el voltaje de ruptura de un HBT interruptor aislado en mesa de la técnica anterior. Las mejores... [Seguir leyendo]

 


Reivindicaciones:

1. Un método para mejorar las terminaciones de bordes (42) en un dispositivo semiconductor bipolar de heterounión (100) manteniendo a la vez el voltaje de ruptura de dicho dispositivo semiconductor (100) en su límite teórico o cerca de él, que incluye la etapa de emplear implantación de iones (40) para crear una zona o región compensada (140) alrededor de dicho dispositivo semiconductor (100), caracterizado por la etapa de: después de dicha etapa de uso, grabado químico por vía húmeda en la zona compensada para formar una mesa (114) del orden de 0,2 a 0,3 µm. 2. El método de la reivindicación 1, que comprende: (a) proporcionar un sustrato (12); (b) formar una capa de colector (16) sobre dicho sustrato (12); (c) formar una capa de base (18) sobre dicha capa de colector (16) y (d) formar una capa de emisor (20) sobre dicha capa de base (18). 3. El método de la reivindicación 2, que comprende además: (e) formar franjas de metal-emisor (30) sobre una capa de emisor (20); (f) utilizar dichas franjas de metal-emisor (30) para formar una máscara; (g) eliminar por grabado químico una zona de dicha capa de emisor (20) excepto en las zonas enmascaradas por dichas franjas de metal-emisor (30), formando allí una máscara de metal autoalineada (34); (h) depositar un metal de base (36) utilizando dicha máscara de metal autoalineada (34) para formar franjas de metal-base (36) y dichas franjas de metal-emisor (30) que definen dicho dispositivo semiconductor (100); (i) formar una primera capa de máscara (38) sobre dicho dispositivo semiconductor (100) más una zona estrecha todo alrededor del dispositivo (100), a lo largo de su periferia, para formar una región o zona enmascarada y dejar zonas expuestas (140, 114) entre cada dicho dispositivo semiconductor (100); (j) llevar a cabo dicha implantación de iones (40) de suficiente energía como para dañar dichas regiones expuestas (140, 114), pero no dicha región enmascarada, para formar un área implantada (140, 114); (k) eliminar dicha capa de máscara (34); (l) formar una segunda capa de máscara sobre dicho dispositivo semiconductor (100) de tal modo que dicha segunda máscara se extienda sobre una parte de dicha área implantada (140) y (m) emplear grabado químico por vía húmeda para eliminar partes de dicha capa de base (16) así como una parte de dicha capa de colector (18) para formar dicha mesa (114). 4. El método de la reivindicación 3 en el que dicha implantación de iones (40) se lleva a cabo con iones de oxígeno. 5. El método de la reivindicación 2, en el que dicho dispositivo semiconductor (100) contiene arseniuro de galio. 6. El método de la reivindicación 5, en el que dicho dispositivo semiconductor (100) contiene un transistor bipolar de heterounión de GaAs. 7. El método de la reivindicación 6, en el que dicho grabado químico por vía húmeda emplea como compuesto de grabado ácido cítrico. 8. Un transistor bipolar de heterounión (100) que comprende: (a) un sustrato de semiconductor (12); (b) una capa de colector (16) formada sobre dicho sustrato (12); (c) una capa de base (18) formada sobre dicha capa de colector (16) y (d) una capa de emisor (20) formada sobre dicha capa de base (18) de tal forma que dicha capa de emisor (20) tiene un patrón o modelo que define zonas de emisor, con contactos metálicos separados (36, 30) a partes de dicha capa de base (18) y a dichas zonas de emisor (20), definiendo de 6   este modo una zona de dispositivo activa y (e) una zona compensada (140) que tiene iones implantados en una parte de dicha capa de base (18) y dicho sustrato (12) y que define una zona perimetral alrededor de dicha zona de dispositivo activa, estando caracterizado dicho transistor bipolar de heterounión (100) por una zona grabada químicamente en zonas exteriores de dicha región perimetral para formar de ese modo una mesa (114), del orden de 0,2 a 0,3 µm alrededor de dicha región activa, separada de ella por dicha zona con implantación de iones (140) 9. El transistor bipolar de heterounión (100) de la reivindicación 8, en el que dicho sustrato 12, dicha capa de colector (16), dicha capa de base (18) y dicha capa de emisor (20) contienen arseniuro de galio. 7   8   9  

 

Patentes similares o relacionadas:

Unidad de grifo para un dosificador de bebida, del 14 de Marzo de 2018, de KONINKLIJKE PHILIPS N.V: Una parte de dispensación de bebida para su uso con una unidad de cartucho que tiene un canal interior para la dispensación de una bebida, comprendiendo […]

Método para la producción de un dispositivo semiconductor que usa el recocido láser para activar selectivamente los adulterantes implantados, del 28 de Marzo de 2012, de ABB TECHNOLOGY AG: Un método para producir un dispositivo semiconductor con una superficie modelada que comprende almenos una zona parcial adulterada con un adulterante de un primer […]

PROCEDIMIENTO PARA LA FABRICACION DE COMPONENTES SEMICONDUCTORES DE POTENCIA., del 16 de Abril de 2006, de SEMIKRON ELEKTRONIK GMBH: Fabricación de componentes semiconductores de potencia por ejemplo, transistor bipolar de puerta aislada de alta tensión (IGBT). La barrera o capa intermedia con una primera […]

FABRICACION DE UN DISPOSITIVO SEMICONDUCTOR., del 16 de Agosto de 2002, de TOTEM SEMICONDUCTOR LTD: UN METODO PARA FORMAR UN FOSO DOPADO COMO PARTE DE LA FABRICACION DE UN DISPOSITIVO SEMICONDUCTOR TAL COMO UN DISPOSITIVO DE POTENCIA CON PUERTA DE FOSO, TRANSISTOR […]

CAPA DE SILICIO EPITAXIAL Y METODO PARA DEPOSITARLA., del 1 de Mayo de 1996, de INTERNATIONAL BUSINESS MACHINES CORPORATION: SE PROPORCIONA UNA CAPA DE SILICONA DE TIPO-N IMPURIFICADA IN-SITU MEDIANTE UN PROCESO DE DEPOSICION DE VAPOR QUIMICO A BAJA TEMPERATURA Y BAJA PRESION, […]

MÉTODO PARA LA FABRICACIÓN DE UN DISPOSITIVO SEMICONDUCTOR DE ENERGÍA, del 15 de Septiembre de 2011, de ABB TECHNOLOGY AG: Método para la fabricación de un dispositivo semiconductor de energía, que comprende las siguientes etapas de fabricación: Se produce una […]

Imagen de 'DISPOSITIVOS Y CIRCUITOS NANOELECTRICOS'DISPOSITIVOS Y CIRCUITOS NANOELECTRICOS, del 16 de Diciembre de 2007, de BTG INTERNATIONAL LIMITED: Componente de circuito electrónico, que comprende un sustrato que soporta portadores de carga móviles, medios […]

METODO DE FABRICACION DE SUSTRATOS DE CIRCUITOS INTEGRADOS BASADOS ENTECNOLOGIA CMOS, del 8 de Septiembre de 2011, de UNIVERSIDAD POLITECNICA DE MADRID: Método de fabricación de sustratos de circuitos integrados basados en tecnología CMOS que comprende:- una primera etapa de depósito de una capa de material […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .