Aparato y método de procesamiento de datos.

Un receptor dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desdeun número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de FrecuenciasOrtogonales (OFDM) y formar una corriente de bits de salida,

comprendiendo el aparato de procesamiento de datos:un desentrelazador (514) de símbolos que puede funcionar para introducir por lectura en una memoria (540) deentrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub-portadoraOFDM, y para extraer por lectura de la memoria (540) de entrelazador de símbolos los símbolos de datos adentro deuna corriente de símbolos de salida para efectuar el mapeo, siendo la extracción por lectura en un orden diferente ala introducción por lectura, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que lossímbolos de datos son desentrelazados desde las señales de sub-portadora OFDM adentro de la corriente desímbolos de salida.

Aparato y método de procesamiento de datos Campo de la invención La presente invención se refiere a métodos y aparatos de procesamiento de datos para recuperar bits de datos desde un cierto número de señales de sub-portadora de un símbolo Multiplexado por División de Frecuencias Ortogonales (OFDM) para formar una corriente de bits de salida.

Realizaciones de la presente invención pueden proporcionar un receptor OFDM.

Antecedentes de la invención El estándar de Difusión de Video Digital Terrestre (DVB-T) utiliza Multiplexado por División de Frecuencia Ortogonal

(OFMD) para comunicar datos que representan imágenes de video y de sonido a receptores por medio de una señal de comunicación de radiodifusión. Se sabe que existen dos modos conocidos para el estándar de DVB-T que se conocen como el modo de 2k y el modo de 8k. El modo de 2k proporciona 2048 sub-portadoras mientras que el modo de 8k proporciona 8192 sub-portadoras. De manera similar, se ha proporcionado para el estándar de Radiodifusión Portátil de Video Digital (DVB-H) un modo de 4k, en el que número de sub-portadoras es de 4096.

Esquemas de codificación de corrección de error, tal como codificación LDPC/BCH, que han sido propuestos para el DVB-T2, se comportan mejor cuando el ruido y la degradación de los valores de símbolo resultantes de la comunicación están sin relacionar. Los canales de radiodifusión terrestre pueden adolecer de desvanecimiento correlacionado en los dominios tanto del tiempo como de la frecuencia. Como tales, separando bits de datos codificados en diferentes señales de sub-portadora del símbolo de OFMD tanto como sea posible, el rendimiento de los esquemas de codificación de corrección de error se puede incrementar.

Con el fin de mejorar la integridad de los datos comunicados utilizando DVB-T o DVB-H, se conoce el hecho de proporcionar un intercalador de símbolo a efectos de intercalar símbolos de datos de entrada según son mapeados 30 tales símbolos sobre las señales de sub-portadora de un símbolo de OFMD. Para el modo de 2k y el modo de 8k, se ha divulgado una disposición en el estándar de DVB-T para generar las direcciones que efectúen el mapeo. De igual modo, para el modo de 4k del estándar de DVB-H, se ha proporcionado una disposición para generar direcciones para mapeo, y un generador de dirección para implementar este mapeo ha sido divulgado en la solicitud de patente europea nº 04251667.4. El generador de dirección comprende un registro de desplazamiento de retroalimentación 35 lineal que es operable para generar una secuencia de bits pseudo aleatoria y un circuito de permutación. El circuito de permutación permuta el orden del contenido del registro de desplazamiento de retroalimentación lineal con el fin de generar una dirección. La dirección proporciona una indicación de una posición de memoria de la memoria de intercalador para escribir el símbolo de dato de entrada en, o leer el símbolo de dato de entrada desde, la memoria de intercalador para el mapeado sobre una señal de sub-portadora del símbolo de OFMD. De forma similar, un generador de dirección del receptor está dispuesto para generar direcciones de la memoria de intercalador para escribir los símbolos de datos recibidos en, o leer los símbolos de datos que salen desde, la memoria de intercalador para formar una corriente de símbolos de salida.

El documento EP 1463255 divulga un intercalador para mapear símbolos de datos sobre las sub-portadoras de un 45 símbolo de OFDM. El intercalador incluye un intercalador y un generador de dirección. El intercalador introduce por lectura el número predeterminado de símbolos de datos en la memoria de intercalador y extrae por lectura los símbolos de datos sobre las sub-portadoras del símbolo de OFDM, siendo el orden de salida por lectura diferente del orden de entrada por lectura, lo que se determina a partir de un conjunto de direcciones con el efecto de que los símbolos de datos sean intercalados. El conjunto de direcciones que son generadas por el generador de dirección 50 puede proporcionar intercalación para un transmisor o un receptor de DVB de modo 4k.

El documento US 6.353.900 divulga un intercalador que incluye un generador de dirección para generar una dirección de una memoria de intercalador utilizando un generador de número pseudo-aleatorio. Los datos se escriben en la memoria de intercalador en un orden secuencial y a continuación son extraídos por lectura desde el

generador de dirección utilizando direcciones especificadas por el generador de dirección.

De acuerdo con un desarrollo adicional del estándar de Radiodifusión de Video Digital Terrestre, conocido como CVB-T2, existe un deseo de mejorar la comunicación de bits de datos, y más en particular de proporcionar una disposición mejorada para intercalar bits de datos codificados con códigos LDPC y símbolos de datos sobre las 60 señales de sub-portadora de símbolos de OFDM.

Sumario de la invención De acuerdo con la presente invención, se proporciona un receptor dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desde un número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de Frecuencias Ortogonales (OFDM) para formar una corriente de bits de salida. El receptor comprende un desentrelazador de símbolos que puede funcionar para introducir por lectura en una memoria de entrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub5 portadora OFDM, y para extraer por lectura de la memoria de entrelazador de símbolos los símbolos de datos adentro de una corriente de símbolos de salida para efectuar el mapeo, siendo la extracción por lectura en un orden diferente a la introducción por lectura, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados desde las señales de sub-portadora OFDM adentro de la corriente de símbolos de salida. Una unidad de desmapeo se puede hacer funcionar para generar, a partir de los símbolos de datos de la corriente de símbolos de salida, bits de datos codificados por LDPC, entrelazados por paridad, mediante la conversión de cada uno de los símbolos de datos de la corriente de símbolos de salida que representa un símbolo de modulación de las señales de sub-portadora OFDM en bits de datos de acuerdo con un esquema de modulación. Un permutador inverso está adaptado para realizar un proceso de permutación inversa para efectuar una reversión de un proceso de permutación aplicado a los bits de datos codificados por LDPC, 15 entrelazados por paridad, para permutar los bits de datos codificados por LDPC de manera que no se incorporan en el mismo símbolo una pluralidad de los bits de datos codificados por LDPC que corresponden a un valor de 1 en una fila arbitraria de una matriz de información que corresponde a bits de información de un código LDPC, que se usó para codificar los bits de datos. Un decodificador LDPC está adaptado para realizar una decodificación LDPC sobre los bits de datos codificados por LDPC sobre los que se ha realizado el proceso de permutación inversa para formar los bits de datos de salida. El desentrelazador de símbolos incluye un generador de direcciones que se puede hacer funcionar para generar el conjunto de direcciones, generándose una dirección para cada uno de los símbolos de datos recibido para indicar la señal de sub-portadora OFDM desde la que el símbolo de datos recibido se tiene que mapear adentro de la corriente de símbolos de salida. El generador de dirección comprende: un registro de desplazamiento de retroalimentación lineal que incluye un número predeterminado de niveles de registro y que es operable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un polinomio generador;

un circuito de permutación operable para recibir el contenido de los niveles de registro de desplazamiento y para permutar los bits presentes en los niveles de registro de acuerdo con un código de permutación para formar una dirección de una de las sub-portadoras de OFDM, y

una unidad de control operable en combinación con un circuito de comprobación de dirección para regenerar una dirección cuando una dirección generada exceda de una dirección válida máxima predeterminada, y en el que:

la dirección válida máxima predeterminada es aproximadamente treinta y dos mil,

el registro de desplazamiento de retroalimentación lineal tiene catorce niveles de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal de R’i[13] = R’i-1[0] ! R’i-1[1] ! R’i-1[2] ! R’i1[12], y el código de permutación forma, con un bit adicional,... [Seguir leyendo]

1. Un receptor dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desde un número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de Frecuencias 5 Ortogonales (OFDM) y formar una corriente de bits de salida, comprendiendo el aparato de procesamiento de datos:

un desentrelazador (514) de símbolos que puede funcionar para introducir por lectura en una memoria (540) de entrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub-portadora OFDM, y para extraer por lectura de la memoria (540) de entrelazador de símbolos los símbolos de datos adentro de una corriente de símbolos de salida para efectuar el mapeo, siendo la extracción por lectura en un orden diferente a la introducción por lectura, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados desde las señales de sub-portadora OFDM adentro de la corriente de símbolos de salida,

una unidad (52) de desmapeo que se puede hacer funcionar para generar, a partir de los símbolos de datos de la corriente de símbolos de salida, bits de datos codificados por LDPC, entrelazados por paridad, mediante la conversión de cada uno de los símbolos de datos de la corriente de símbolos de salida que representa un símbolo de modulación de las señales de sub-portadora OFDM en bits de datos de acuerdo con un esquema de modulación,

un permutador inverso (55) adaptado para realizar un proceso de permutación inversa para efectuar una reversión de un proceso de permutación aplicado a los bits de datos codificados por LDPC, entrelazados por paridad, para permutar los bits de datos codificados por LDPC de manera que no se incorporan en el mismo símbolo una pluralidad de los bits de datos codificados por LDPC que corresponden a un valor de 1 en una fila arbitraria de una matriz de información que corresponde a bits de información de un código LDPC, que se usó para codificar los bits de datos, y

un decodificador LDPC (56) adaptado para realizar una decodificación LDPC sobre los bits de datos codificados por

LDPC sobre los que se ha realizado el proceso de permutación inversa para formar los bits de datos de salida;

en el que el desentrelazador (514) de símbolos incluye:

un generador (542) de direcciones que se puede hacer funcionar para generar el conjunto de direcciones, generándose una dirección para cada uno de los símbolos de datos recibido para indicar la señal de sub-portadora OFDM desde la que el símbolo de datos recibido se tiene que mapear adentro de la corriente de símbolos de salida, comprendiendo el generador (542) de direcciones:

un registro (200) de desplazamiento de retroalimentación lineal, que incluye un número predeterminado de niveles de registro y que es operable para generar una secuencia de bit pseudo-aletoria de acuerdo con un polinomio generador,

un circuito (210) de permutación operable para recibir el contenido de los niveles del registro de desplazamiento y para permutar los bits presentes en los niveles de registro de acuerdo con un código de permutación para formar una dirección de una de las sub-portadoras de OFMD, y

una unidad (224) de control operable en combinación con un circuito de comprobación de dirección para re-generar 40 una dirección cuando una dirección generada exceda de una dirección válida máxima predeterminada;

y en el que:

la dirección válida máxima predeterminada es aproximadamente treinta y dos mil,

el registro de desplazamiento de retroalimentación lineal tiene catorce niveles de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal de R’i[13] = R’i-1[0] ! R’i-1[1] ! R’i-1[2] ! R’i1[12], y el código de permutación forma, con un bit adicional, una dirección de quince bits Ri[n] para el símbolo de datos iésimo del bit presente en el nivel de registro nésimo de acuerdo con la tabla:

posiciones de bit R’i 13 12 11 10 9 8 7 6 5 4 3 2 1 0

posiciones de bit Ri 6 5 0 10 8 1 11 12 2 9 4 3 13 7

2. Un receptor según la reivindicación 1, en el que el proceso de permutación inversa realizado por el permutador inverso (55) sobre los datos codificados por LDPC tiene por efecto revertir una permutación de los bits de datos codificados que fue realizada por un correspondiente permutador en un transmisor, habiendo realizado el correspondiente permutador un entrelazamiento por paridad de los bits de datos codificados por LDPC obtenidos mediante la realización de una codificación LDPC de acuerdo con una matriz de comprobación de paridad de un código LDPC, incluyendo la matriz de comprobación de paridad una matriz de paridad que corresponde a bits de 5 paridad del código LDPC, teniendo la matriz de paridad una estructura escalonada, de modo que un bit de paridad de los bits de datos codificados por LDPC se entrelaza a una posición de bit de paridad diferente, y después la realización de un proceso de permutación sobre los bits de datos codificados por LDPC para permutar los bits de código de los bits de datos codificados por LDPC de modo que no se incorporan en el mismo símbolo una pluralidad de los bits de datos codificados por LDPC del código LDPC que corresponden a un valor de 1 en una fila arbitraria 10 de una matriz de información que corresponde a bits de información de los bits codificados por LDPC, y en el que el decodificador LDPC (56) realiza una decodificación LDPC del código LDPC, sobre el que se ha realizado el proceso de permutación inversa y no se ha realizado un desentrelazamiento por paridad correspondiente al entrelazamiento por paridad, usando una matriz de comprobación de paridad convertida obtenida mediante la realización de al menos permutación de columnas correspondiente al entrelazamiento por paridad en la matriz de comprobación de paridad.

3. Un receptor según la reivindicación 1 ó 2, en el que el símbolo de OFMD incluye sub-portadoras piloto que están dispuestas para portar símbolos conocidos, y la dirección válida máxima predeterminada depende de un número de símbolos de sub-portadora piloto presentes en el símbolo de OFMD.

2.

4. Un receptor según la reivindicación 1, 2 ó 3, en el que la memoria (540) de entrelazador de símbolos está dispuesta para efectuar el mapeo de los símbolos de datos recibidos desde las señales de sub-portadora hasta la corriente de símbolos de salida para símbolos OFDM pares mediante la introducción por lectura de los símbolos de datos de acuerdo con un orden secuencial y la extracción por lectura de los símbolos de datos desde la memoria (540) de entrelazador de símbolos de acuerdo con el conjunto de direcciones generado por el generador (542) de direcciones, y para símbolos OFDM impares mediante la introducción por lectura de los símbolos de datos adentro de la memoria (540) de entrelazador de símbolos de acuerdo con el conjunto de direcciones generado por el generador (542) de direcciones y la extracción por lectura de los símbolos de datos desde la memoria (540) de entrelazador de símbolos de acuerdo con un orden secuencial.

3.

5. Un receptor según la reivindicación 4, en el que los bits de datos han sido modulados en los símbolos OFMD de acuerdo con una norma de Difusión de Vídeo Digital tal como la de Difusión de Vídeo Digital - Terrestre, la de Difusión de Vídeo Digital - Portátil, la norma de Difusión de Vídeo Digital - Terrestre 2 o la norma de Difusión de Vídeo Digital - Cable 2.

6. Un método de recuperación de bits de datos desde símbolos de datos recibidos desde un número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de Frecuencias Ortogonales (OFDM) para formar una corriente de bits de salida, comprendiendo el método:

introducir por lectura en una memoria (540) de entrelazador de símbolos el número predeterminado de símbolos de 40 datos desde las señales de sub-portadora OFDM,

extraer por lectura de la memoria (540) de entrelazador de símbolos los símbolos de datos adentro de una corriente de símbolos de salida para efectuar un desentrelazamiento de los símbolos de datos desde las señales de subportadora del símbolo OFDM, siendo la extracción por lectura en un orden diferente a la introducción por lectura, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son 45 desentrelazados desde las señales de sub-portadora OFDM adentro de la corriente de símbolos de salida,

generar, a partir de los símbolos de datos de la corriente de símbolos de salida, bits de datos codificados por LDPC, entrelazados por paridad, mediante la conversión de cada símbolo de datos representado por un símbolo de modulación de las señales de sub-portadora OFDM en bits de datos codificados entrelazados de acuerdo con un esquema de modulación,

realizar un proceso de permutación inversa para efectuar una reversión de un proceso de permutación aplicado a los bits de datos codificados por LDPC, entrelazados por paridad, para permutar los bits de datos codificados por LDPC de manera que no se incorporan en el mismo símbolo una pluralidad de los bits de datos codificados por LDPC que corresponden a un valor de 1 en una fila arbitraria de una matriz de información que corresponde a bits de información de un código LDPC, y

realizar una decodificación LDPC sobre los bits de datos codificados por LDPC sobre los que se ha realizado el proceso de permutación inversa para formar los bits de datos de salida; en el que la introducción por lectura en la memoria de entrelazador de símbolos y la extracción por lectura de la memoria de entrelazador de símbolos incluye:

generar el conjunto de direcciones, generándose una dirección para cada uno de los símbolos de datos recibido para indicar la señal de sub-portadora OFDM desde la que el símbolo de datos recibido se tiene que mapear adentro 5 de la corriente de símbolos de salida, comprendiendo la generación del conjunto de direcciones:

utilización de un registro (200) de desplazamiento de retroalimentación lineal que incluye un número predeterminado de niveles de registro para generar una secuencia de bit pseudo-aleatoria de acuerdo con un polinomio generador,

utilización de un circuito (210) de permutación para recibir el contenido de los niveles de registro y permutar los bits presentes en los niveles de registro de acuerdo con un código de permutación para formar una dirección, y

re-generación de una dirección cuando una dirección generada exceda una dirección válida máxima predeterminada, la dirección válida máxima predeterminada estando aproximadamente treinta y dos mil,

el registro de desplazamiento de retroalimentación lineal teniendo catorce niveles de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal de R’i[13] = R’i-1[0] ! R’i-1[1] ! R’i-1[2] ! R’i1[12], y el código de permutación formando, con un bit adicional, una dirección de quince bits Ri[n] para el símbolo de datos iésimo del bit presente en el nivel de registro nésimo de acuerdo con la tabla:

posiciones de bit R’i 13 12 11 10 9 8 7 6 5 4 3 2 1 0

posiciones de bit Ri 6 5 0 10 8 1 11 12 2 9 4 3 13 7

7. Un método según la reivindicación 6, en el que la realización del proceso de permutación inversa sobre los datos codificados por LDPC entrelazados tiene por efecto revertir una permutación de los bits codificados por LDPC, entrelazados por paridad, que fueron obtenidos realizando una codificación LDPC de acuerdo con una matriz de 25 comprobación de paridad del código LDPC, incluyendo la matriz de comprobación de paridad una matriz de paridad que corresponde a bits de paridad de un código LDPC, teniendo la matriz de paridad una estructura escalonada, de modo que un bit de paridad del código LDPC se entrelaza a una posición de bit de paridad diferente, y realizando después un proceso de permutación sobre los bits de datos codificados por LDPC para permutar bits de código de los bits de datos codificados por LDPC de modo que no se incorporan en el mismo símbolo una pluralidad de bits de 30 código de los bits de datos codificados por LDPC que corresponden a un valor de 1 en una fila arbitraria de una matriz de información que corresponde a bits de información del código LDPC, y en el que se realiza la decodificación LDPC de los bits codificados por LDPC, sobre los que se ha realizado el proceso de permutación inversa y no se ha realizado un desentrelazamiento por paridad correspondiente al entrelazamiento por paridad, usando una matriz de comprobación de paridad convertida obtenida mediante la realización de al menos permutación de columnas correspondiente al entrelazamiento por paridad en la matriz de comprobación de paridad.

8. Un método según la reivindicación 6 ó 7, en el que el símbolo de OFDM incluye sub-portadoras piloto, las cuales están dispuestas para portar símbolos conocidos, y la dirección válida máxima predeterminada depende del número de símbolos de sub-portadora piloto presentes en el símbolo de OFDM.

9. Un método según la reivindicación 6, 7 u 8, en el que la introducción por lectura y la extracción por lectura de los símbolos de datos en y desde la memoria (540) de entrelazador de símbolos incluye:

para símbolos OFDM pares, la introducción por lectura de los símbolos de datos de acuerdo con un orden secuencial y la extracción por lectura de los símbolos de datos desde la memoria de entrelazador de símbolos de 45 acuerdo con el conjunto de direcciones generado por el generador de direcciones, y

para símbolos OFDM impares, la introducción por lectura de los símbolos de datos adentro de la memoria de entrelazador de símbolos de acuerdo con el conjunto de direcciones generado por el generador de direcciones y la extracción por lectura de los símbolos de datos desde la memoria de entrelazador de símbolos de acuerdo con un orden secuencial.

5.

10. Un método según cualquiera de las reivindicaciones 6 a 10, en el que los bits de datos han sido modulados en los símbolos OFMD de acuerdo con una norma de Difusión de Vídeo Digital tal como la de Difusión de Vídeo Digital

- Terrestre, la de Difusión de Vídeo Digital - Portátil, la norma de Difusión de Vídeo Digital - Terrestre 2 o la norma de Difusión de Vídeo Digital - Cable 2.