6 inventos, patentes y modelos de VELLVEHI HERNANDEZ, MIQUEL

Secciones de la CIP Química y metalurgia Electricidad

(06/11/2019). Solicitante/s: CONSEJO SUPERIOR DE INVESTIGACIONES CIENTIFICAS. Clasificación: C23C14/04, H01L23/00.

La presente invención se refiere a un conjunto de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finassobre dispositivos y substratos microelectrónicos que comprendelas partes siguientes: a) una máscara superior metálica con los orificios o zonas que definen los motivos que se han de metalizar,provista de los agujeros de centrado, b) una máscara inferior metálica con los orificios de las mismas dimensiones y forma que los sustratos o dispositivos a metalizar y otros auxiliares de centrado del conjunto, c) una pieza o base provista de unos vástagoscoincidentes con los agujeros auxiliares, que permite el centradode las partes anteriores,una pieza o marco superior que permitefijar y mantener alineado el conjunto completo mediante tornillosy ligera presión; este conjunto puede a su vez fijarse al portamuestras de la máquina de deposición.

PDF original: ES-2769265_T3.pdf

Secciones de la CIP Mecánica, iluminación, calefacción, armamento y voladura Electricidad

(19/06/2018). Solicitante/s: BSH ELECTRODOMESTICOS ESPAÑA S.A.. Clasificación: F24C7/08, H05B6/12, H03K17/96.

La invención hace referencia a un dispositivo de aparato doméstico, en particular, a un dispositivo de aparato de cocción, con al menos una unidad de conexión (10a; 10d, 24d; 10e, 24e) que comprende al menos un elemento de conexión (12a-e, 14a-e). Con el fin de mejorar la eficiencia del dispositivo de aparato doméstico, se propone que el elemento de conexión (12a-e, 14a-e) esté realizado como transistor HEMT. En otro aspecto de la invención, se propone que la unidad de conexión (10a; 10d, 24d; 10e, 24e) comprenda al menos otro elemento de conexión (12a-e, 14a-e), el cual esté realizado de manera aproximada o exactamente equivalente al elemento de conexión (12a-e, 14a-e) y esté conectado con éste eléctricamente en serie de manera inversa.

PDF original: ES-2673129_A1.pdf

Sección de la CIP Física

(08/08/2016). Solicitante/s: CONSEJO SUPERIOR DE INVESTIGACIONES CIENTIFICAS. Clasificación: G01N25/72.

Procedimiento de análisis funcional de semiconductores alimentados inalámbricamente. Se describe un procedimiento para analizar semiconductores alimentados inalámbricamente en estado de condiciones de trabajo, es decir el análisis es funcional y permite obtener datos reales del componente en aquellas condiciones en las que será sometido cuando esté funcionando. Se basa en la toma de datos relacionados con las temperaturas que se producen en el semiconductor cuando se encuentra operativo, es decir se toman datos referidos a la hipertermia inducida por el paso de corriente por el semiconductor en funcionamiento. La señal que alimenta el componente semiconductor se somete, mientras se está alimentando y se están tomando datos de su temperatura, a una serie de modulaciones que generan una serie de efectos en su superficie, nos permite ver reacciones a las modulaciones y obtener datos como fallos o puntos de interés relacionados con el semiconductor mientras se encuentra en funcionamiento.

PDF original: ES-2579232_B1.pdf

PDF original: ES-2579232_A1.pdf

Secciones de la CIP Física Electricidad

(14/07/2016). Solicitante/s: CONSEJO SUPERIOR DE INVESTIGACIONES CIENTIFICAS (CSIC). Clasificación: G01N21/88, G01R31/28, H04N5/30.

Se describe un procedimiento para analizar semiconductores alimentados inalámbricamente en estado de condiciones de trabajo, es decir el análisis es funcional y permite obtener datos reales del componente en aquellas condiciones en las que será sometido cuando esté funcionando. Se basa en la toma de datos relacionados con las temperaturas que se producen en el semiconductor cuando se encuentra operativo, es decir se toman datos referidos a la hipertermia inducida por el paso de corriente por el semiconductor en funcionamiento. La señal que alimenta el componente semiconductor se somete, mientras se está alimentando y se están tomando datos de su temperatura, a una serie de modulaciones que generan una serie de efectos en su superficie, nos permite ver reacciones a las modulaciones y obtener datos como fallos o puntos de interés relacionados con el semiconductor mientras se encuentra en funcionamiento.

Sección de la CIP Electricidad

(01/05/1998). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Clasificación: H01L21/335, H01L29/76.

METODO DE FABRICACION DE TRANSISTORES VDMOS. SE PRESENTAN LAS ETAPAS BASICAS DEL PROCESO DE FABRICACION DE UN DISPOSITIVO VDMOS DE POTENCIA DE BAJA TENSION Y BAJA RESISTENCIA EN CONDUCCION. ESTE COMPORTAMIENTO ELECTRICO SE CON SIGUE MEDIANTE UNA TRIPLE IMPLANTACION JONICA PARA LA FORMACION DE LAS REGIONES DE FUENTE , POZO Y DIFUSION P+ DE CORTOCIRCUITO ENTRE AMBOS, SEGUIDAS DE LOS CORRESPONDIENTES TRATAMIENTOS TERMICOS POSTERIORES. LA DIFUSION DE BORO EN LA REGLON DE POZO SE REALIZA CON UN NIVEL TAL QUE, MANTENIENDO LA MAYOR RESISTIVIDAD POSIBLE DE LA MISMA, LA TENSION DE RUPTURA DEL DISPOSITIVO NO DECREZCA SUBSTANCIALMENTE. ADEMAS, CON OBJETO DE EVITAR LA ACTIVACION DEL TRANSISTOR BIPOLAR PARASITO INHERENTE A LA ESTRUCTURA DEL TRANSISTOR VDMOS, LA DIFUSION P+ ENTRE FUENTE Y POZO ES TIPO SUPERFICIAL, LO CUAL NO DEGRADA LA TENSION DE RUPTURA DEL DISPOSITIVO PARA UN MISMO ESPESOR DE LA CAPA EPITAXIAL , POR LO QUE LA RESISTENCIA DEL DISPOSITIVO NO SE MODIFICA.