(09/11/2016) Un filtro (Fx) digital configurado para recibir una secuencia de muestras digitales, estando configurado dicho filtro (Fx) digital para recibir en paralelo N muestras (Xk) digitales de dicha secuencia en cada ciclo de reloj de una señal de reloj adecuada para la sincronización de la operación de dicho filtro (Fx) digital, siendo N un entero mayor que 1, y para calcular una suma (XAVk) de L muestras digitales consecutivas de dicha secuencia, siendo L un entero impar igual a o mayor que 3 y menor que N, comprendiendo dicho filtro (Fx) digital:
- un circuito (CS, S1, REG1, D) de integración configurado para calcular una primera integral (Intk-((L-1)/2)) de dicha secuencia hasta una primera muestra (Xk-((L-1)/2)) digital de…
CIRCUITO PARA DESPLAZAR LA FASE DE RELOJ SIN PASOS DE FORMA PROGRAMABLE.
(01/04/2006) Un circuito para desplazamiento de fase programable sin pasos de reloj, que comprende: - un divisor (DIVISOR) que recibe una referencia de reloj (CK_REF) y que genera dos fases de reloj desplazadas en 90o (CK_0, CK_90); y - un interpolador (INTERPOLADOR) que recibe las mencionadas dos fases de reloj desplazadas en 90o (CK_0, CK_90), y dos coeficientes (SEN_Ö, COS_Ö), y que suministra una señal de reloj de fase programable (CK_REF_Ö), el cual tiene un desplazamiento de fase con respecto a la mencionada referencia de reloj (CK_REF) que depende solamente de los mencionados dos coeficientes (SEN_Ö, COS_Ö); y caracterizado porque el mencionado divisor (DIVISOR) comprende: - un circuito de retardo (DEL) que recibe la mencionada referencia del reloj (CK_REF) y que suministra una señal de reloj retardado (CK_DEL); - un sumador (S1) y un…
METODO Y SISTEMA PARA REDUCIR LAS FLUCTUACIONES DE UNA ESTRUCTURA DE PLL (BUCLE DE ENGANCHE DE FASE) CARACTERIZADA POR UNA RAZON RACIONAL ENTRE LAS FRECUENCIAS DE ENTRADA Y SALIDA.
(01/04/1998) SE PRESENTA UN METODO DE CONTROL DE PLL EN QUE LA RAZON ENTRE LA FRECUENCIA DE SALIDA Y LA DE ENTRADA ES UN NUMERO RACIONAL. SE CARACTERIZA POR LA PRESENCIA DE UN SISTEMA DE CONTROL DE DIVISOR DE FRECUENCIAS PROGRAMABLE PRESENTE EN EL PPL. EN BASE AL ERROR DE FASE PRODUCIDO POR UN COMPARADOR DE FASE, SE LLEVA A CABO UNA ESTIMACION DEL ERROR DE FASE DEL OSCILADOR DE LA QUE SE OBTIENE UNA SEÑAL DE CONTROL ACCIONADORA DEL DIVISOR DEL FRECUENCIAS. EL PPL CONSTA DE UN REPRODUCTOR DEL ERROR DE FASE (ERRFAS) PARA REPRODUCIR LA SALIDA DEL COMPARADOR DE FASE DEL PLL Y UN CIRCUITO PREDICTOR (PRED) PARA PROPORCIONAR DICHO ERROR DE FASE DEL OSCILADOR. TANTO EL REPRODUCTOR DEL ERROR DE FASE COMO EL PREDICTOR CONSISTEN EN ACUMULADORES. UN SISTEMA DE CONTROL (CONTR) ES ALIMENTADO CON LA SALIDA DE ESTOS ACUMULADORES Y GENERA LA SEÑAL DE CONTROL DE DIVISOR…
SISTEMA Y CIRCUITO PARA EL CALCULO DE UNA TRANSFORMADA DISCRETA BIDIMENSIONAL.
(16/03/1998) EL INVENTO ACTUAL SE REFIERE A UN SISTEMA PARA CALCULAR LA DCT DE LA DIMENSION M*M CON LA PROPIEDAD DE SER ORTOGONAL Y SEPARABLE BAJO LA FORMA DE DOS TRANSFORMADAS MONODIMENSIONALES CALCULADAS MEDIANTE UN ALGORITMO RAPIDO, POR LA OPERACION SOBRE LAS PALABRAS DE ENTRADA Y SALIDA, QUE ESTAN DISPUESTAS EN FORMA DE BITS PARALELOS, Y POR OPERACION SOBRE LOS DATOS INTERNOS AL SISTEMA SOBRE LAS PALABRAS REPRESENTADAS POR MEDIO DE 2 MBITS. DE ACUERDO A UNA CARACTERISTICA DEL INVENTO, LAS OPERACIONES DE SUMA Y RESTA ENTRE DATOS VARIABLES Y LAS OPERACIONES DE MULTIPLICACION MEDIANTE LOS DATOS VARIABLES QUE USAN COEFICIENTES FIJOS SE REALIZAN SOBRE LOS DATOS REPRESENTADOS EN LA FORMA DE PAREJAS M DE BITS SERIALIZADOS, DE FORMA QUE LA VELOCIDAD DE LAS PALABRAS DE ENTRADA…
METODO DE CODIFICACION Y DESCODIFICACION DIFERENCIAL Y CIRCUITOS RELACIONADOS.
Sección de la CIP Electricidad
(16/01/1998). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Clasificación: H04N7/24, H04B14/06.
AQUI SE DESCRIBE UN METODO PARA LA CODIFICACION Y DECODIFICACION DIFERENCIAL Y CIRCUITOS RELACIONADOS. LA CODIFICACION DIFERENCIAL ES UN TIPO ESPECIAL DE CODIFICACION QUE, EN LUGAR DE CODIFICAR DIRECTAMENTE UNA SEÑAL DE ENTRADA, LLEVA A CABO LA DIFERENCIA ENTRE ESTA SEÑAL Y LA SEÑAL PRONOSTICADA DEL MISMO. ESTO PERMITE LA REDUCCION DE LA INFORMACION A TRANSMITIR. EL METODO INVENTADO ES CAPAZ DE REDUCIR ADEMAS LA REDUNDANCIA DE SEÑAL Y POR ELLO LA INFORMACION A TRANSMITIR.
SISTEMA, ESTRUCTURACION DE UN PAQUETE DE DATOS Y DISPOSITIVO PARA PROCESAR LA INFORMACION DE SALIDA DE UN CODIFICADOR DE SEÑALES.
Sección de la CIP Electricidad
(01/01/1997). Solicitante/s: ALCATEL ITALIA SOCIETA PER AZIONI. Clasificación: H04N7/32, H04N7/06.
ESTA INVENCION SE REFIERE A UN SISTEMA PARA ESTRUCTURAR LA INFORMACION DE SALIDA CON UN FLUJO DE BITIOS VARIABLE PROCEDENTE DE UN CODIFICADOR DE SEÑAL DE VIDEO Y ORGANIZARLA EN UNIDADES DE INFORMACION, LAS DENOMINADAS CELULAS O PAQUETES DE DATOS APTAS PARA SER TRANSMITIDAS Y TRATADAS MEDIANTE REDES DE TRANSMISION DE PAQUETES QUE PUEDEN ENVIAR SECUENCIAS/FLUJO DE DATOS DE TRANSMISION A VELOCIDAD VARIABLE. SE USA PREFERIBLEMENTE UN CODIFICADOR PERTENECIENTE A UNA DETERMINADA CATEGORIA; HAY LOCALIZADAS ALGUNAS UNIDADES DE VIDEO, Y LA INFORMACION RELATIVA A CADA UNA DE ELLAS SE CLASIFICA EN TRES TIPOS; CADA UNIDAD DE VIDEO ESTA ASOCIADA A UN PAQUETE DE DATOS DE VIDEO QUE COMPRENDE UN CABEZAL Y UN CUERPO; CADA UNO DE LOS TIPOS ANTERIORES RELACCIONADOS CON UNA UNIDAD DE VIDEO USA UNA TECNICA DIFERENTE PARA LA PROTECCION CONTRA ERRORES DE TRANSMISION Y/O PERDIDAS DE CELULAS. CONFORME A LA TECNICA USADA PARA LA PROTECCION CONTRA EL ERROR, SE PUEDE O NO EJECUTAR LA OCULTACION DEL ERROR.
CIRCUITERIA Y SISTEMA PARA PROCESAMIENTO DE SEÑAL DE TELEVISION.
Sección de la CIP Electricidad
(16/06/1995). Solicitante/s: ALCATEL ITALIA SOCIETA PER AZIONI. Clasificación: H04N11/04.
ESTE INVENTO PERMITE QUE UNA SEÑAL DE TELEVISION EN COLOR SEA CODIFICADA EFICIENTEMENTE POR UN TRANSFORMADOR UNIDIMENSIONAL O BIDIMENSIONAL, ADOPTANDO DE ESTA FORMA UN PULSO DE MUESTREO DE FRECUENCIA VARIABLE Y UN PROCESAMIENTO DIGITAL DE LA SEÑAL MUESTREADA. DE ESTA FORMA, UNA SEÑAL ANALOGICA SIMPLE PUEDE TRANSFORMARSE EN TRES SEÑALES QUE TIENEN CARACTERISTICAS ESTADISTICAS SIMILARES A LAS SEÑALES COMPUESTAS (Y, U, V EN EL CASO DEL SISTEMA PAL). LA CODIFICACION A TRAVES DE LA TRANSFORMACION DE LAS SEÑALES OBTENIDAS CON EL SISTEMA DE ESTE INVENTO PERMITE ALCANZAR UNA ALTA COMPRESION DE LA INFORMACION A TRANSMITIR. ADEMAS ES POSIBLE TRATAR UNIFORMEMENTE DICHAS SEÑALES COMPUESTAS Y DICHAS SEÑALES DE COMPONENTES POR MEDIO DE UN SISTEMA FISICO PRACTICAMENTE IDENTICO.
SISTEMA PARA INTERCONECTAR EQUIPOS ASINCRONOS POR MEDIO DE MEMORIAS.
Secciones de la CIP Física Electricidad
(16/07/1989). Ver ilustración. Solicitante/s: TELETRA - TELEFONIA ELECTTRONICA DE RADIO S.P.A. Clasificación: G06F5/06, H04L7/04.
SISTEMA PARA INTERCONECTAR EQUIPOS ASINCRONOS POR MEDIO DE MEMORIAS, EL CUAL COMPRENDE ESENCIALMENTE UNA RAM (MEMORIA DE ACCESO DIRECTO) DE PUERTA UNICA SINCRONIZADA CON SOLO UNO DE LOS DOS RELOJES DE LOS EQUIPOS ANTES MENCIONADOS (EN PARTICULAR CON EL RELOJ MAESTRO) Y UNA MEMORIA FIFO (PRIMERO EN ENTRAR, PRIMERO EN SALIR). LA INVENCION COMPRENDE ASIMISMO UN DISPOSITIVO PARA EJECUTAR DICHO SISTEMA QUE CONSISTE EN UNA RAM DE PUERTA UNICA, UNA MEMORIA FIFO, DOS CONTADORES, UNO DE LOS CUALES ES UN CONTADOR DE ESCRITURA Y EL OTRO ES UN CONTADOR DE LECTURA, UN MULTIPLEXOR (MUX) QUE SELECCIONA UNO DE LOS DOS CONTADORES, UNA LOGICA DE CONTROL DE ACCESO RAM QUE GENERA LAS SEÑALES DE CONTROL RAM Y LAS SEÑALES DE ACTIVACION DE LOS CONTADORES Y LA SEÑAL DE SELECCION DEL MULTIPLEXOR ANTES MENCIONADO.
