16 patentes, modelos y diseños de ALCATEL BELL NAAMLOZE VENNOOTSCHAP ALCATEL N.V.
DISPOSITIVO DE RESECUENCIAMIENTO PARA UN NUDO DE UN SISTEMA DE CONMUTACION DE CELULAS.
(16/05/2002) UN DISPOSITIVO DE RESECUENCIAMIENTO PARA UN NUDO DE UN SISTEMA DE CONMUTACION DE CELULAS INCLUYE EN PARTICULAR: UN GENERADOR (TSG) DE ETIQUETAS TEMPORALES, PARA ATRIBUIR UNA ETIQUETA TEMPORAL A CADA CELULA, UNA MEMORIA TAMPON (BM), UNA MEMORIA DE DIRECCIONES (FSAM) PARA MEMORIZAR LA DIRECCION DE LA PRIMERA SUBCELULA DE DIRECCION DE LA MEMORIA TAMPON QUE CONTIENE LA PRIMERA SUBCELULA DE UNA CELULA. ESTE CIRCUITO INCLUYE EN PARTICULAR: UNA MEMORIA ACCESIBLE POR EL CONTENIDO, PARA MEMORIZAR IDENTIFICADORES DE CELULAS EN ESPERA, CONSTITUIDOS CADA UNO POR LA IDENTIDAD DE UN INTERVALO DE TIEMPO DONDE EXPIRA EL PLAZO DE ESPERA DE LA CELULA, Y POR LA IDENTIDAD DE AL MENOS UNA SALIDA DONDE LA CELULA…
DISPOSITIVO DE RESECUENCIAMIENTO PARA UN NUDO DE UN SISTEMA DE CONMUTACION DE CELULAS.
(01/05/2002) UN DISPOSITIVO DE RESECUENCIAMIENTO PARA UN NUDO DE UN SISTEMA DE CONMUTACION DE CELULAS INCLUYE EN PARTICULAR: UN GENERADOR (TSG) DE ETIQUETAS TEMPORALES, PARA ATRIBUIR UNA ETIQUETA TEMPORAL A CADA CELULA, UNA MEMORIA TAMPON (BM), UNA MEMORIA DE DIRECCIONES (FSAM) PARA MEMORIZAR LA DIRECCION DE LA PRIMERA SUBCELULA DE CADA CELULA, UNA MEMORIA DE UNIONES (LM), Y UN CIRCUITO (CU) PARA RECUPERAR LA DIRECCION DE LA MEMORIA TAMPON QUE CONTIENE LA PRIMERA SUBCELULA DE UNA CELULA. ESTE CIRCUITO INCLUYE EN PARTICULAR: UNA MEMORIA ACCESIBLE POR EL CONTENIDO, PARA MEMORIZAR UN IDENTIFICADOR DE CELULA (TSTP-OA); TSTP-OM) CUANDO UNA CELULA ES PUESTA EN ESPERA Y AL MENOS UNA SALIDA DONDE LA CELULA DEBE…
NODO DE CONMUTACION ATM Y ELEMENTOS DE CONMUTACION ATM CON MEDIOS LOGICOS DE ENCAMINAMIENTO.
(16/02/2002) EL MEDIO LOGICO DE ENCAMINAMIENTO RL SELECCIONA PRIMERO, EN BASE A UN NUMERO DE REFERENCIA DE RUTA INCLUIDO EN LA ETIQUETA DE ENCAMINAMIENTO INTERNA (TCA, TCP) Y ASOCIADO A LA CELULA A ENCAMINAR POR ESTE, AL MENOS UN CONJUNTO QUE INCLUYE UN NUMERO DE GRUPOS DE ENCAMINAMIENTO CADA UNO DE LOS CUALES INCLUYE UN NUMERO DE SALIDAS. EL MEDIO LOGICO DE ENCAMINAMIENTO SELECCIONA ENTONCES DE FORMA SECUNDARIA UN GRUPO DE ENCAMINAMIENTO POR CONJUNTO SELECCIONADO DE GRUPOS DE ENCAMINAMIENTO Y FINALMENTE SELECCIONA TAMBIEN DE CADA UNO DE TALES GRUPOS DE ENCAMINAMIENTO UNA SALIDA A LA CUAL SE TRANSFIERE UNA COPIA DE LA CELULA ANTES MENCIONADA. DE ESTA FORMA UNA DISTRIBUCION DE (COPIAS DE) CELULAS HASTA LOS PUERTOS DE SALIDA ARBITRARIAMENTE ESCOGIDOS DE UN NODO DE CONMUTACION QUE INCLUYA…
(16/02/2002) SE PROPONE UN GENERADOR DE TRAFICO (TFG) PARA GENERAR UN FUENTE DE INFORMACION DE PAQUETE (OUT) CON CARACTERISTICAS PREDETERMINADAS BASADOS EN CARACTERISTICAS INDIVIDUALES DE UNA PLURALIDAD DE FUENTES DE TRAFICO (SO-255, G240-241). TAL GENERADOR DE TRAFICO ES UNA HERRAMIENTA DE TEST ESENCIAL PARA MODO DE TRANSFERENCIA ASINCRONO O REDES ATM Y DE ESTE MODO SE JUEGA UN PAPEL IMPORTANTE EN LA EMERGENCIA DE TALES REDES. EL GENERADOR DE TRAFICO INCLUYE UNA MEMORIA DE GENERACION (GT) QUE ALMACENA UNA SERIE DE DATOS INDIVIDUALES (GRUP A-E) RELATIVOS A DICHAS FUENTES, Y ELEMENTOS DE GENERACION (GM) PARA LEER CICLICAMENTE DICHAS SERIES DE FUENTE INDIVIDUAL RELATIVOS A DATOS. CADA UNA DE LAS FUENTES INDIVIDUALES RELATIVAS A LOS DATOS (GRUPO A-E) RELATIVOS A AL MENOS UNA DE DICHAS FUENTES (SO-255, G240-241) TAMBIEN COMO A LA GENERACION DE DATOS (GD, GEOT) ASOCIADOS…
PROCEDIMIENTO PARA REDUCIR EL NUMERO DE BITS DE UNA PALABRA BINARIA QUE REPRESENTA UNA SERIE DE DIRECCIONES.
Sección de la CIP Electricidad
(16/02/2002). Inventor/es: PAUWELS, BART JOSEPH GERARD, GOUBERT, JOZEF ALBERT OCTAAF, THERASSE, YVES, WULLEMAN, RAYMOND DIDIER ALBERT. Clasificación: H04L12/56, H04Q11/04.
UN PROCESO PARA REDUCIR EL NUMERO DE BITS DE UNA PALABRA BINARIA (AL) QUE CONSTITUYE UNA SERIE DE DIRECCIONES LLAMADAS DIRECCIONES INICIALES, DE LECTURA-ESCRITURA DE UNA MEMORIA DE TRADUCCION. EL PROCESO NO LIMITA A PRIORI LA LIBERTAD DE ELECCION DE LOS VALORES DE CAMPOS UTILIZADOS EN LA PALABRA BINARIA Y SU APLICACION ES POSIBLE, MEDIANTE COMPONENTES ELECTRONICOS CLASICOS, A UNA VELOCIDAD ELEVADA QUE CORRESPONDE AL RITMO BINARIO DE TRANSMISION EN UNA RED DE TELECOMUNICACION DE MULTIPLEXADO ASINCRONO.
MEZCLADOR DE TRANSMISION CON ENTRADA EN MODO DE CORRIENTE.
(16/03/2001) MEZCLADOR DIFERENCIAL (DM) QUE SE UTILIZA EN UN TRANSMISOR DE RADIO TELECOMUNICACION QUE FUNCIONA CON UNA TENSION DE ALIMENTACION DE 3 VOLTIOS, E INCLUYE UNA PAREJA DE AMPLIFICADORES DIFERENCIALES BIPOLARES INTERCONECTADOS DE SILICONA (A;B) PARA RECIBIR UNA PRIMERA TENSION DE ENTRADA (LO) A UNA ELEVADA FRECUENCIA, UNA PAREJA DE GENERADORES DE CORRIENTE (I1; I2) Y UN CONVERTIDOR MOS DE TENSION A CORRIENTE (VIC) PARA RECIBIR UNA SEGUNDA TENSION DE ENTRADA (VIN) A UNA FRECUENCIA INFERIOR. EL CONVERTIDOR SE ADAPTA PARA CONVERTIR UNA TENSION DE BAJA FRECUENCIA EN UNA CORRIENTE DIFERENCIAL (INN) Y ESTA ACOPLADO A LOS NUDOS DE LOS AMPLIFICADORES Y DE LOS GENERADORES DE CORRIENTE. EL CONVERTIDOR INCLUYE…
PROCESADOR DEDICADO A LA TRANSFORMADA RAPIDA DE FOURIER.
(01/08/2000) UN PROCESADOR PARA LA CONSTANTE TRANSFORMADA DE FOURIER (FFT) INCLUYE UN DISTORSIONADOR SM QUE DISTORSIONA UNA SECUENCIA DE DATOS DE ENTRADA REAL X(I) Y DE ESTE MODO PROPORCIONA DOS SUBSECUENCIAS DE DATOS DISTORSIONADAS A(I) Y B(I). UN CIRCUITO GENERADOR DE DATOS GC ACOPLADO A SM PROPORCIONA UNA SECUENCIA DE DATOS COMPLEJA Y(I) CUYA PARTE REAL E IMAGINARIA IGUALAN LAS SECUENCIAS DE DATOS DISTORSIONADAS A(I) Y B(I) RESPECTIVAMENTE. Y(I) ES APLICADA A UNA UNIDAD ARITMETICA AU, LA CUAL BAJO EL CONTROL DE UNA UNIDAD DE CONTROL COM, SE CONVIERTE SUCESIVAMENTE EN UN MECANISMO ARITMETICO AM, UN CIRCUITO DE REGENERACION DE DATOS RC Y UN MECANISMO COMBINATORIO CM. AM GENERA UNA SERIE INTERMEDIA Y(I) DE LA CONSTANTE TRANSFORMADA DE FOURIER DE Y(I). RC DIVIDE Y(I) EN LAS…
DISPOSICION DE CONFORMACION.
(01/04/2000) LA DISPOSICION DE CONFIGURACION INCLUYE UNA UNIDAD DE ASIGNACION DE PARAMETRO DE TIEMPO (TAU) ACOPLADA ENTRE UNA TERMINAL DE ENTRADA (IN1/16) DE UN SISTEMA DE ENCENDIDO DE PAQUETE DE INFORMACION Y UNA ENTRADA CORRESPONDIENTE (SIN1/16) DE UNA UNIDAD DE ENCENDIDO (SU) DE ESE SISTEMA DE ENCENDIDO Y, UN CIRCUITO DE FILTRO (FC) Y UN CIRCUITO DE MEMORIA INTERMEDIA (FC) ACOPLADO EN CASCADA ENTRE UNA SALIDA (SOUT1/16) DE LA UNIDAD DE ENCENDIDO (SU) Y UNA TERMINAL DE SALIDA (OUT1/16) DEL SISTEMA DE ENCENDIDO. LA UNIDAD DE ASIGNACION DE TIEMPO (TAU) CALCULA, SEGUN UN ALGORITMO PREDETERMINADO Y PARA CADA PAQUETE DE INFORMACION APLICADO A ESTE, EL VALOR DE UN PARAMETRO DE TIEMPO COMO FUNCION DEL INSTANTE EN TIEMPO EN EL CUAL EL PAQUETE DE INFORMACION SE APLICA A LA TERMINAL DE ENTRADA DEL…
AJUSTE DEL UMBRAL DEL RECEPTOR Y CONTROL DE LA POTENCIA DEL TRANSMISOR PARA UN SISTEMA DE COMUNICACION ATM.
(01/04/2000) TRANSMISORES EN SUBESTACIONES DE LAS SEÑALES QUE TRANSMITE EL SISTEMA EN EMISORAS Y EN RANURAS DE TIEMPO DEDICADAS A UNA ESTACION PRINCIPAL. LA ULTIMA ESTACION CONVIERTE LAS SEÑALES RECIBIDAS A SEÑALES DIGITALES POR MEDIO DE UNA CIRCUITERIA DE PROCESO INCLUIDO EN SU RECEPTOR. ESTA CIRCUITERIA DE PROCESAMIENTO REALIZA LOS PASOS DE UN PROCESO ITERATIVO Y EN CADA PASO DERIVA DESDE UN LIN DE SEÑAL RECIBIDA A UN VALOR UMBRAL RELACIONADO CON UNA CARACTERISTICA DE LA SEÑAL. ESTE VALOR ES ALMACENADO A TRAVES DE UN CONVERTIDOR ANALOGICO A DIGITAL AD EN UNA MEMORIA MEM. LA CARACTERISTICA DEL LIN DE SEÑAL ES ENTONCES COMPARADA EN UN COMPARADOR…
DISPOSITIVO DE DETECCION Y CORRECCION DE ERRORES.
Sección de la CIP Electricidad
(16/06/1997). Inventor/es: STESSENS, WERNER JOZEF CATHARINA. Clasificación: H04L1/00, H03M13/00.
EL DISPOSITIVO DE DETECCION Y CORRECCION DE ERRORES DETECTA Y CORRIGE LOS ERRORES DE UN SOLO BIT DE UNA SECUENCIA DE BITS QUE CONTIENE UNA PLURALIDAD DE SUBGRUPOS DE N BITS COLOCADOS EN UN BUS PARALELO IN QUE TIENE M PARTES DEL SUBGRUPO. INCLUYE UN MODULO DE ALMACENAMIENTO ST CONECTADO AL BUS IN Y QUE TRANSFIERE LOS SUBGRUPOS A MEDIDA QUE EL BUS LOS VA RECIBIENDO A UN CIRCUITO LOGICO DIVISOR DL. ESTE CIRCUITO LLEVA A CABO UNA DIVISION DEL MODULO PARALELO DE M*N BITS 2 DE LA SECUENCIA RECIBIDA ENTRE UN POLINOMIO DADO Y TRASFIERE EL RESTO REM A UN CIRCUITO DE COMPARACION C DONDE ES COMPARADO CON UN BYTE CERO O CON UN BYTE DE CODIGO DE ERROR HEC QUE SE ENCUENTRA EN LA SECUENCIA DEPENDIENDO DE LA POSICION DEL PRIMER BYTE DE LA SECUENCIA DEL BUS. EN BASE AL RESULTADO DE LA COMPARACION Y MEDIANTE LAS UTILIZACION DE UNAS TABLAS DE TRADUCCION, UN CIRCUITO PROCESADOR PR DETERMINA LA POSICION DEL BIT EN LA SECUENCIA DE UN ERROR DE BIT. UN CIRCUITO LOGICO DE CORRECCION CL CORRIGE LA SECUENCIA RECIBIDA.
DISPOSITIVO DIVISOR PARA DIVIDIR UN PRIMER POLINOMIO ENTRE UN SEGUNDO.
Sección de la CIP Electricidad
(01/06/1997). Inventor/es: VAN DER PUTTEN, FRANK OCTAAF. Clasificación: H03M13/00.
EL DISPOSITIVO DIVISOR SE UTILIZA EN UNA RED DE TELECOMUNICACIONES DIGITAL PARA DETECTAR LOS ERRORES DE BITS A BASE DE DIVIDIR UN PRIMER POLINOMIO CORRESPONDIENTE A UNA PRIMERA SECUENCIA DE BITS ENTRE UN SEGUNDO POLINOMIO, DENOMINADO UN POLINOMIO GENERADOR, REPRESENTADO POR UNA SEGUNDA SECUENCIA DE BITS. EL DISPOSITIVO LLEVA A CABO, MEDIANTE UN PROCESO ITERATIVO, UNA DIVISION EN PARALELO DE N BITS DE LA PRIMERA SECUENCIA ENTRE LA SEGUNDA, A SABER, N BITS CADA VEZ. INCLUYE UN ELEMENTO DE SUMA A A N PRIMERAS ENTRADAS 17/10 DE LAS CUALES SE APLICAN LOS N BITS Y UN CIRCUITO DIVISOR D A N ENTRADAS DE LAS CUALES N SALIDAS RESPECTIVAS DE A SE VUELVEN A ACOPLAR A TRAVES DE UN CIRCUITO DE REGISTRO R Y N SALIDAS DE LAS DE LAS MISMAS SE ACOPLAN A N SEGUNDAS ENTRADAS DE A. EL RESTO DE LA DIVISION SE GENERA EN N SALIDAS DE R.
DISPOSICION PROTECTORA PARA UN DISPOSITIVO TRANSMISOR/RECEPTOR OPTICO.
Sección de la CIP Electricidad
(16/05/1997). Inventor/es: VAN DE VOORDE, INGRID ZULMA BENOIT, MESTDAGH, DENIS JULIEN GILLES. Clasificación: H04B10/00.
DISPOSICION PROTECTORA PARA UN DISPOSITIVO TRANSMISOR/RECEPTOR OPTICO. ESTA DISPOSICION PROTECTORA PROTEGE UN DISPOSITIVO TRANSMISOR OPTICO (TX) CON N CIRCUITOS DE TRANSMISION OPTICOS (LC1/LCN) O UN DISPOSITIVO RECEPTOR OPTICO (RX) CON N CIRCUITOS DE TRANSMISION OPTICOS (RC1/RCN). INCLUYE MEDIOS DE EVALUACION DE FALLOS (FE) PARA DETECTAR UN CIRCUITO DEL TRANSMISOR/RECEPTOR DEFECTUOSO, UN TRANSMISOR (STC)-/RECEPTOR (SCR) DE RESERVA Y MEDIOS DE CONMUTACION A LA DETECCION DE UN CIRCUITO DEL TRANSMISOR/RECEPTOR DEFECTUOSO POR PARTE DE LOS MEDIOS DE EVALUACION DE FALLOS, ESTOS CONTROLAN EL CIRCUITO DE RESERVA Y LOS MEDIOS DE CONMUTACION QUE, A CONTINUACION, CONMUTAN EL CIRCUITO DEFECTUOSO POR EL CIRCUITO DE RESERVA.
CONVERTIDOR ANALOGICO A DIGITAL.
Sección de la CIP Electricidad
(16/05/1997). Inventor/es: SEVENHANS, JOHANNES MATHILDA JOSEPHUS, GEVAERT, DORINE MARIA ESTHER, VANNEUVILLE, JOZEF KAROLUS CORNELIUS. Clasificación: H03M1/36, H03M1/14, H03M1/34.
LA INVENCION SE REFIERE A UN CONVERTIDOR ANALOGICO A DIGITAL (ADC1, ADC2) PARA CONVERTIR UNA TENSION DE ENTRADA ANALOGICA (VIN) EN UNA TENSION DE SALIDA DIGITAL (DOUT) EN AL MENOS DOS FASES, (B1, B2, B3, B1', B2', B3'). LA TENSION DE REFERENCIA (VREF) O PARTE DE ELLA QUE CONDUCE UNA FASE ES APLICA A ESTA FASE A TRAVES DE MEDIOS DE CONMUTACION DE MANERA QUE LA TENSION APLICADA A ESTOS ULTIMOS MEDIOS SE DETERMINA CUANDO SE ESTABLECE EL MEDIO DE CONMUTACION, POR EJEMPLO LA ULTIMA TENSION NO ES DEPENDIENTE DEL AJUSTE DEL MEDIO DE CONMUTACION. DOS IMPLEMENTACIONES DEL CONVERTIDOR ESTAN DESCRITAS, UNA (ADC1) QUE PRODUCE LA SEÑAL DIGITAL DOUT) ANTES DE QUE OTRA TENSION ANALOGICA (VIN) PUEDA SER PROCESADA, Y OTRA (ADC2) QUE PERMITE QUE OTRA TENSION ANALOGICA (VIN) SEA PROCESADA POR UNA FASE DESPUES DE QUE SE PRODUZCA LA SALIDA DE ESTA FASE.
TARJETA DE MEMORIA Y SISTEMA INTERRUPTOR PARA UTILIZAR CON EL ANTERIOR.
Sección de la CIP Física
(16/01/1997). Inventor/es: BIJL, JACOBUS CORNELIS, JONGEN, JACOBUS JOHANNES, KEYZER, HENDRIK WILLEM, SMEETS, JOHANNES CORNELIS JOSEPHUS. Clasificación: G06K19/07.
SE DESCRIBE UNA TARJETA DE MEMORIA CON UNA MEMORIA DE DATOS PARA CONTENER DATOS PARA INFORMACION DEL USUARIO, QUE INCLUYE UN GENERADOR DE VOZ. LA MEMORIA DE DATOS O EN UNA MEMORIA DE TEXTO INTEGRADA , SE ALMACENA EN UNA TARJETA DE MEMORIA UN VOCABULARIO EN FORMA DE UN PROGRAMA (SOFTWARE). EL GENERADOR DE VOZ ESTA CONTROLADO SEGUN EL SOFTWARE VIA UNA UNIDAD DE CONTROL EXTERNO ASOCIADO CON UN DISPOSITIVO DE ENTRADA PARA LA TARJETA DE MEMORIA . EN UNA LINEA DE SALIDA SE DISPONE DE LAS SEÑALES DE VOZ ANALOGICAS, CON INFORMACION PARA EL USUARIO, NORMALMENTE UNA ACEPTACION O GUIA PARA EL USUARIO. SI LA TARJETA DE MEMORIA SE UTILIZA EN UN SISTEMA INTERRUPTOR PROGRAMABLE, SE PUEDE SUMINISTRAR INFORMACION ESPECIFICA PARA, Y EN EL IDIOMA DEL, USUARIO. LA CENTRAL DE ALMACENAMIENTO DE TEXTO CONVENCIONAL YA NO ES NECESARIA.
FILTRO DIGITAL Y DECIMADOR MULTICANAL.
(16/04/1996) UN DECIMATOR MULTI-MUESTRA MULTI-CANAL QUE PRODUCE UNA RESPUESTA DE FILTRACION DE 128 COEFICIENTES DE FILTROS DIGITALES PARA 4 CANALES INDEPENDIENTES CON UN INDICE DE DECIMACION DE 32, V.GR. DE ENTRADAS DE 1MHZ 1-BIT A SALIDAS DE 32 KHZ MULTIBIT, SEPARA CICLICAMENTE LOS VALORES DE COEFICIENTES EN 16 GRUPOS DE 8, SEGUN LAS POSICIONES DE LOS COEFICIENTES, EN 4 ROMS . LAS ROMS SE ACOPLAN A LOS 4 MULTIPLICADORES (MULT 0, 1, 2, 3), EN LA QUE EL VALOR DE COEFICIENTE SE MULTIPLICA POR EL DEL BIT DE ENTRADA, A TRAVES DE UN MULTIPLEX (MUXI) CAPAZ DE HACER CICLO A TRAVES DE 4 CONDICIONES DISTINTAS. DESPUES DE QUE LOS 4 ACUMULADORES SUMANDOS (ACC 0, 1, 2, 3) ACOPLADOS A LAS SALIDAS DE SUS RESPECTIVOS MULTIPLICADORES DE CANAL HAN, EN PARALELO PARCIALMENTE COMPUTADO…
INTERPOLADOR QUE INCREMENTA LA TASA DE SALIDA DE PALABRAS DE UNA SEÑAL DIGITAL.
Sección de la CIP Electricidad
(16/01/1996). Inventor/es: SEVENHANS, JOANNES MATHILDE JOSEPHUS, KISS, LAJOS. Clasificación: H03H17/06.
UN INTERPOLADOR MULTIPLEX QUE MANEJA 4 SERIES DE PALABRAS DE SALIDA MULTIBIT......, SI, SI+1, ......APLICADAS EN PARALELO A 32 KHZ DESPUES DE LA CONVERSION A TRAVES DE UNAS SERIES DE ENTRADA A UN CONVERTIDOR PARALELO (SIPO) Y PRODUCE 4 SERIES DE PALABRAS DE SALIDA MULTIBIT A 256 KHZ CON LA AYUDA DE SUMADOR/SUBSTRACTOR PARALELO (ADD) OPERADO EN MULTIPLEX PARA COMPUTAR SUCESIVAMENTE PARA CADA UNA DE LAS 4 SERIES DE PALABRAS DE ENTRADA, LAS PALABRAS DE SALIDA 8SI, 7SI+SI+1, ......SI+7SI+1, 8SI+1, ..... .SIENDO CADA ADICION DE SI+1-SI TAMBIEN COMPUTADA POR EL SUMADOR/SUSTRACTOR EN DOS PASOS, PRIMERO MEDIANTE SUSTRACCION (C1) DE SI DEL VALOR ACUMULADO (IVC) Y SEGUNDO, SUMANDO (D1) SI+1 AL VALOR RECIEN ACUMULADO, SIENDO EL SUMADOR/SUSTRACTOR INICIALIZADO DESPUES DE CADA PAR DE PASOS PREVIO AL PROCESAMIENTO DE DATOS PERTENECIENTES A OTRA DE LAS 4 PALABRAS DE ENTRADA EN UNA MANERA CICLICA.