CIP-2021 : H03M 1/78 : utilizando una red en escalera.

CIP-2021HH03H03MH03M 1/00H03M 1/78[3] › utilizando una red en escalera.

H ELECTRICIDAD.

H03 CIRCUITOS ELECTRONICOS BASICOS.

H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C).

H03M 1/00 Conversión analógica/digital; Conversión digital/analógica (conversión de valores analógicos en, o a partir de una modulación diferencial H03M 3/00).

H03M 1/78 · · · utilizando una red en escalera.

CIP2021: Invenciones publicadas en esta sección.

Agrupación digital de interrupciones desde dispositivos periféricos.

(10/04/2019) Un circuito integrado que comprende: un convertidor de analógico a digital configurado para digitalizar una tensión, recibida en un terminal de señal del circuito integrado acoplable a una pluralidad de dispositivos periféricos mediante una escala de resistores R-2R , en una pluralidad de bits de interrupción correspondientes a la pluralidad de dispositivos periféricos, caracterizado por que cada bit de interrupción tiene un valor binario indicativo de un estado de interrupción de un correspondiente dispositivo periférico; y por un circuito lógico configurado para procesar la pluralidad de bits de interrupción para identificar si al menos uno de los dispositivos periféricos está…

Conversión de digital a analógico con interpolación lineal de baja potencia.

(18/07/2012) Método de conversión de una señal digital en una señal analógica a través de un convertidor de digital aanalógico, DAC, con red de resistencias, que comprende: recibir valores de bit de entrada de una palabra digital de n bits en respectivas entradas de un conjunto deentradas de bit y generar la señal analógica como una suma ponderada por resistencia de los bits de entrada,estando asociada cada entrada de bit con una ponderación deseada de la resistencia de entrada; caracterizado por: subdividir cada ciclo de reloj de muestreo del DAC en una serie de fases; para, por lo menos, un bit de entrada del DAC, muestrear el valor del bit de entrada en cada fase yaplicar cada uno de los valores muestreados a una respectiva rama de resistencia en un conjuntoparalelo de ramas de resistencia que constituyen el equivalente paralelo…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .