CIP-2021 : H03L 7/199 : con reposición del divisor de frecuencia o del contador a un valor inicial,
p. ej. para permitir una sincronización inicial.
CIP-2021 › H › H03 › H03L › H03L 7/00 › H03L 7/199[5] › con reposición del divisor de frecuencia o del contador a un valor inicial, p. ej. para permitir una sincronización inicial.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P).
H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).
H03L 7/199 · · · · · con reposición del divisor de frecuencia o del contador a un valor inicial, p. ej. para permitir una sincronización inicial.
CIP2021: Invenciones publicadas en esta sección.
CIRCUITO DE SINCRONIZACION DIVISOR.
(16/06/1998) SE DESCRIBE UN CIRCUITO DE SINCRONIZACION DIVISOR QUE SUMINISTRA UN AJUSTE MAS RAPIDO A UNA NUEVA FRECUENCIA EN UN BUCLE DE ENGANCHE DE FASE DE SINTETIZADOR DE FRECUENCIA QUE UTILIZA UN DIVISOR PROGRAMABLE Y UN DETECTOR DE FASE. EL CIRCUITO ESTA ADAPTADO PARA PARAR EL DIVISOR MIENTRAS QUE SU PROGRAMA ESTA SIENDO CAMBIADO, Y PODER SER REESTABLECIDO EL DIVISOR SEGUN UNA ORDEN. EL TIEMPO DE REESTABLECIMIENTO DEL DIVISOR ES AJUSTADO AUTOMATICAMENTE DE MODO QUE LA SALIDA DEL DIVISOR SE ENCUENTRA EN UNA FASE CON UNA REFERENCIA DE ENTRADA AL DETECTOR DE FASE. LA SALIDA DEL DETECTOR DE FASE ESTA TAMBIEN BLOQUEADA DURANTE EL PERIODO DE TIEMPO QUE EL DIVISOR ESTA PARADO. EL CIRCUITO REDUCE EL TIEMPO REQUERIDO PARA EL SINTETIZADOR DE FRECUENCIA DE BUCLE DE ENGANCHE DE FASE PARA AJUSTARLO…
PROCESO Y DISPOSITIVO DE CONTROL DE MODO DE FUNCIONAMIENTO DE UN BUCLE DE BLOQUEO DE FASE DIGITAL.
(16/10/1997). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Inventor/es: LAFON, JEAN-LUC.
ESTE PROCESO DE CONTROL DE MODO DE FUNCIONAMIENTO DE UN BUCLE DE BLOQUEO DE FASE DIGITAL QUE COMPRENDE UN CONTADOR DE CONTROL DE INCREMENTO O DECREMENTO DE LA FRECUENCIA DE UNA SEÑAL DE RELOJ DIGITAL INTERNA DE ESTE BUCLE, ES TAL QUE, LA SEÑAL DE ENTRADA DE DICHO BUCLE QUE ESTA PRESENTE INTERMITENTEMENTE, COMPRENDE EN ORDEN, LAS SIGUIENTES ETAPAS: NICIO DE PRESENCIA DE DICHA SEÑAL DE ENTRADA, NA ZONA DE RECUENTO DE DICHO CONTADOR QUE TIENE UN VALOR RELATIVAMENTE PEQUEÑO PARA PERMITIR UN ENGANCHE RELATIVAMENTE RAPIDO DE DICHO BUCLE, ECCION DE UNA ZONA DE RECUENTO DE DICHO CONTADOR QUE TIENE UN VALOR RELATIVAMENTE FUERTE, PARA FILTRAR RELATIVAMENTE FUERTEMENTE LAS EVENTUALES VARIACIONES DE FASE DE DICHA SEÑAL DE ENTRADA QUE SE PRODUCEN DURANTE DICHA PRESENCIA, CONSERVANDOSE ESTE ULTIMO AJUSTE HASTA LA PROXIMA DETECCION DE UN INICIO DE PRESENCIA DE LA SEÑAL DE ENTRADA.
DISPOSITIVO DE DETECCION DE ENGANCHE DE FASE PARA UN CIRCUITO DE SINCRONIZACION (PLL) DIGITAL NUMERICA.
(01/06/1996). Solicitante/s: ALCATEL CIT. Inventor/es: LAFON, JEAN-LUC.
ESTE DISPOSITIVO DE DETECCION DE ENGANCHE DE UN BUCLE DE CIERRE DE FASE NUMERICA ES TAL QUE DICHO BUCLE DE CIERRE DE FASE QUE COMPRENDE UN DETECTOR DE DESVIO DE FASE ENTRE DICHA SEÑAL ENTRANTE Y DICHA SEÑAL SALIENTE, Y PRESENTANDO LA SEÑAL DE SALIDA DE ESTE DETECTOR DE DESVIO DE FASE TRANSICIONES DE UN PRIMER TIPO COINCIDENTE CON LAS TRANSICIONES DE UN TIPO DADO DE LA SEÑAL SALIENTE, Y TRANSICIONES DE UN SEGUNDO TIPO COINCIDENTE CON LAS TRANSICIONES DE UN TIPO DADO DE LA SEÑAL ENTRANTE, ESTE DISPOSITIVO COMPRENDE, PARA REALIZAR DICHA DETECCION DE ENGANCHE, MEDIOS DE DETECCION DE ENGANCHE QUE COMPRENDEN ELLOS MISMOS MEDIOS PARA REALIZAR UN MUESTRO DE LA SEÑAL DE SALIDA DEL DETECTOR DE FASE, POR AQUELLAS TRANSICIONES DE LA SEÑAL SALIENTE QUE SON DEL TIPO OPUESTO A DICHO TIPO DADO DE LOS MEDIOS PARA MEMORIZAR, EN NUMERO AL MENOS IGUAL A 3, Y MEDIOS DE DETECCION DEL INSTANTE EN QUE, POR PRIMERA VEZ, DOS O MENOS DE DICHAS MUESTRAS NO TIENEN EL MISMO NIVEL LOGICO.
CIRCUITO AUTOMATICO DE CONTROL DE FRECUENCIA.
(16/05/1996) UN CIRCUITO AFC PARA USAR EN UN CIRCUITO PROCESADOR DE SEÑAL DE CROMINANCIA DE UN VTR, BASICAMENTE INCLUYE UN VCO , UN DIVISOR DE FRECUENCIA PARA DIVIDIR LA FRECUENCIA EN UNA SALIDA DEL VCO, Y UN CIRCUITO COMPARADOR DE FASE PARA COMPARAR LAS FASES DE LA SALIDA DEL DIVISOR Y UNA SEÑAL SINCRONIZADORA HORIZONTAL EXTRAIDA DE UNA SEÑAL DE VIDEO INTRODUCIDA PARA SUMINISTRAR UNA SALIDA ERRONEA DEL VCO. CUANDO UNA RELACION DE FASE ENTRE LA SALIDA DEL DIVISOR Y LA SEÑAL SINCRONIZADORA HORIZONTAL LLEGA A UN ESTADO FIJADO DE ERROR FUERA DEL ESTADO FIJADO DE FASE, UNA OPERACION DIVISORA DE FRECUENCIA ES PARADA EN UN TIEMPO CORRESPONDIENTE AL MARGEN DE ELEVACION DE UNA SEÑAL INTRODUCIDA NORMALMENTE EN UN ESTADO FIJADO DE FASE, Y LA OPERACION DIVISORA DE FRECUENCIA ES REINICIADA DESPUES DE QUE…