CIP-2021 : H03K 17/26 : Modificaciones para asegurar un blocaje temporal después de la recepción de impulsos de control.
CIP-2021 › H › H03 › H03K › H03K 17/00 › H03K 17/26[1] › Modificaciones para asegurar un blocaje temporal después de la recepción de impulsos de control.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 17/00 Conmutación o apertura de puerta electrónica, es decir, por otros medios distintos al cierre y apertura de contactos (amplificadores controlados H03F 3/72; disposiciones de conmutación para los sistemas de centrales que utilizan dispositivos estáticos H04Q 3/52).
H03K 17/26 · Modificaciones para asegurar un blocaje temporal después de la recepción de impulsos de control.
CIP2021: Invenciones publicadas en esta sección.
Convertidor para un circuito de retardo para señales PWM.
(02/05/2012) Convertidor con un circuito de retardo para una señal PWM (A, nA) que se encuentra en la entrada ? del circuito de retardo (D), a través del cual se retardan los flancos ascendentes de la señal PWM (A, nA) en la medida de un retardo de conexión (Ton) y los flancos descendentes de la señal PWM (A, nA) en la medida de un retardo de desconexión (Toff), para la formación de una señal de activación (A', nA'), que se encuentra en la salida (a) del circuito de retardo (D), para un elemento de circuito de semiconductores (TH, TL), en el que
- la entrada (e) está conectada a través de un circuito en serie, formado por una primera resistencia (R1) y por una segunda resistencia (R2), con una primera conexión de un premier condensador (C1), cuya segunda conexión se encuentra constantemente en un nivel bajo (L),
- la primera conexión del primer condensador (C1)…
ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES.
(16/01/1998). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Inventor/es: SANZ GOMEZ, RAFAEL, MERINO GONZALEZ, JOSE LUIS, ORTIZ SAEZ, FERNANDO, GUTIERREZ SERRATOSA, MARIA DEL MAR.
ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.
