CIP-2021 : G06F 15/16 : Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética,

una unidad de programa y un registro, p. ej. para el procesamiento simultáneo de varios programas.

CIP-2021GG06G06FG06F 15/00G06F 15/16[1] › Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética, una unidad de programa y un registro, p. ej. para el procesamiento simultáneo de varios programas.

G FISICA.

G06 CALCULO; CONTEO.

G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de procesamiento de datos en general.

G06F 15/16 · Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética, una unidad de programa y un registro, p. ej. para el procesamiento simultáneo de varios programas.

CIP2021: Invenciones publicadas en esta sección.

APARATO Y METODO PARA UN SISTEMA DE PROCESO DE DATOS TENIENDO UN TIPO DE CONEXION PARTICULAR A BASE DE UNA PLURALIDAD DE UNIDADES CENTRALES DE PROCESO.

(01/03/1996) SE DESCUBRE UN SISTEMA DE PROCESO DE DATOS EN EL CUAL UNA PLURALIDAD DE UNIDADES CENTRALES DE PROCESO TIENEN ACCESO A TODOS LOS RECURSOS DEL SISTEMA, MEDIANTE UN PARTICULAR TIPO DE CONEXION. DURANTE LA INICIALIZACION DEL SISTEMA DE PROCESO DE DATOS, TODOS LOS RECURSOS DEL SISTEMA SON ASIGNADOS A LAS UNIDADES CENTRALES DE PROCESO INDIVIDUALES DE ACUERDO A LA DISTRIBUCION PRESELECCIONADA, LA IDENTIFICACION DE LOS RECURSOS DISPONIBLES DESPUES DE ESO SE ALMACENA EN LOS ARCHIVOS DE LAS UNIDADES CENTRALES DE PROCESO. DURANTE LA OPERACION DEL SISTEMA DE PROCESO DE DATOS, LOS RECURSOS PUEDEN SER REASIGNADOS POR UN PROCEDIMIENTO PREDETERMINADO. LAS UNIDADES DE PROCESAMIENTO CENTRAL INTRODUCIDAS CON DICHA PARTICULAR…

MODULO DE INTERFAZ PARA EL APOYO DE LA COMUNICACION ENTRE SISTEMAS DE PROCESADORES.

(16/01/1996). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: NAGLER, WERNER, DIPL.-ING., WEBER, JURGEN, DIPL.-ING., BOCKER, GERD, DIPL.-ING.

LA COMUNICACION ENTRE SISTEMAS DE PROCESADOR DEBE EXIGIR EL MENOR TIEMPO POSIBLE A TALES SISTEMAS. A ESTE FIN SE APLICA UN MODULO DE INTERFACES QUE APOYA LA COMUNICACION ENTRE DOS SISTEMAS DE PROCESADORES, EN FORMA DE UN MANEJO PARALELO AL PROCESO DE AMBOS INTERFACES A LOS SISTEMAS DE PROCESADOR.

PROCEDIMIENTO Y SISTEMA DE PUESTA AL DIA DE DATOS EN UN SISTEMA DE COMUNICACION DE DATOS DISTRIBUIDOS.

(01/12/1995) LA INVENCION SE REFIERE A UNA DISPOSICION Y A UN METODO PARA REVISAR DATOS SELECCIONADOS EN UN SISTEMA DISTRIBUIDO DE COMUNICACION DE DATOS, POR EJEMPLO DATOS TALES COMO PROGRAMAS DE DATOS O DOCUMENTOS DESTINADOS PARA UN NUMERO DE UNA PLURALIDAD DE DISPOSITIVOS DE DESTINO (AEI, AEII, LSE2, LSE3) EN EL SISTEMA DE COMUNICACION DE DATOS SELECCIONADOS DE FORMA INDIVIDUAL POR UN ADMINISTRADOR, EN DONDE CADA DISPOSITIVO DE DESTINO INCLUYE AL MENOS UNA UNIDAD DE MEMORIA (ME, LSM2, LSM3) PARA EL ALMACENAMIENTO INDIVIDUAL DE LOS DATOS. LA REVISION COMPRENDE, POR EJEMPLO, LA INSTALACION Y/O EL CAMBIO DE DATOS SELECCIONADOS, A) SE ESTABLECE UNA LISTA DE LOS DISPOSITIVOS DE DESTINO SELECCIONADOS; B) SE ESTABLECE UN PROCEDIMIENTO PARA LA REVISION DE LOS DATOS EN LOS DISPOSITIVOS…

PROCEDIMIENTO Y DISPOSICION QUE SIRVE PARA REDUCIR LAS INFORMACIONES REQUERIDAS PARA LA INSTALACION DE UN LOGICIAL.

(01/10/1995). Solicitante/s: ICL SYSTEMS AKTIEBOLAG. Inventor/es: WESTERHOLM, VILLE, RIEKKOLA, ERKKI.

LA INVENCION ES RELATIVA A UN METODO Y A UNA DISPOSICION PARA EFECTUAR REVISION UNIFORME, TAL COMO INSTALACION, DESINSTALACION O CAMBIO, DE DATOS EN UN NUMERO DE UNIDADES (S) DE USUARIO QUE SON CONECTABLES A UN SISTEMA DE COMPUTACION DISTRIBUIDO, SIENDO CADA REVISION TEMPORAL EFECTUADA EN LAS UNIDADES DE USUARIO. CON LA AYUDA DE UNOS MEDIOS (1A) DE INFORMACION SE CREA A PARTIR DE UNA RECETA DE REVISION GENERAL (AM) ALMACENADA EN EL SISTEMA DE COMPUTACION UNA RECETA DE REVISION ADAPTADA ESPECIALMENTE (BM;CM) QUE TIENE UN MENOR NUMERO DE PREGUNTAS QUE LA RECETA DE REVISION GENERAL. LA RECETA DE REVISION ADAPTADA ESPECIALMENTE SE USA ENTONCES PARA HABILITAR UN PRODUCTO PROGRAMADO A SER INSTALADO UNIFORMEMENTE EN UNA PLURALIDAD DE UNIDADES DE USUARIO MUTUAMENTE SIMILARES DEL SISTEMA DE COMPUTACION. EL PROCESO DE INSTALACION REQUIERE MENOS INFORMACION O AL MENOS NO MAS INFORMACION DE LA UNIDAD DE USUARIO.

MEMORIA DE ALTA CAPACIDAD PARA SISTEMAS MULTIPROCESADORES.

(01/10/1995). Solicitante/s: FINMECCANICA S.P.A.. Inventor/es: BARBAGELATA, GIUSEPPE, CONTERNO, BRUNO, PESCE, FERNANDO.

UNA MEMORIA DE ALTA CAPACIDAD ACCESIBLE POR AL MENOS DOS AGENTES EXTERNOS Y COMPRENDE ELEMENTOS (168, 168', 171, 171', 182, 161) PARA DIRIGIR LA MEMORIA INDEPENDIENTEMENTE DE LA DIRECCION DE CADA UNO DE LOS AGENES.

TRANSMISION DE DATOS EN UNA RED DE COMPUTADOR.

(01/10/1995). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: BANNING, WILLIAM LESTER, INGLES, HARRISON DAVID, JR.

EN UNA RED DE AREA LOCAL, LOS MENSAJES SE TRANSMITEN ENTRE NODOS, CADA UNO DE LOS CUALES INCLUYE UN COMPUTADOR Y UN ADAPTADOR DE RED, SIN RECONOCIMIENTO DE LA RECEPCION MEDIANTE EL NODO DE RECEPCION DE UN MENSAJE RECIBIDO CORRECTAMENTE, DE HECHO, SOLO SI EL MENSAJE NO SE RECIBE, O NO SE RECIBE COMPLETO, POR UN NODO DE RECEPCION, ESTO INFORMA AL NODO DE TRANSMISION, EL CUAL ENTONCES TERMINA EL COMANDO SIGUIENTE QUE SIGUE AL COMANDO QUE INSTRUYE LA TRANSMISION DE ESTE MENSAJE.

PROCESO PARA DETERMINAR AUTOMATICAMENTE LA CONFIGURACION DE UNA RED.

(01/09/1995) CONSISTE EN PROBAR SUCESIVAMENTE TODOS LOS PUERTOS DE LOS NUDOS CUYA EXISTENCIA YA ES CONOCIDA POR UNA ESTACION MAESTRA. PROBAR UN PUERTO CONSISTE PARTICULARMENTE EN : SAJE DE INTERROGACION DEL PUERTO PROBADO HACIA UN NUDO, LLAMADO NUDO INTERROGADO, QUE ES UN NUDO CONECTADO AL MENOS POR UN ENLACE QUE VA DIRECTAMENTE DESDE EL PUESTO PROBADO AL NUDO INTERROGADO; SIENDO CONSIDERADO EL NUDO QUE POSEE EL PUERTO PROBADO COMO EL SUPERIOR JERARQUICO INMEDIATO DEL NUDO INTERROGADO, PARA DETERMINAR UN ORDEN JERARQUICO DE LOS NUDOS; NUDO INTERROGADO, UN TEMPORIZADOR PARA INDICAR QUE HA SIDO TOMADO EN CUENTA EN LA CONFIGURACION; ADOR Y LA IDENTIDAD DEL NUDO PROBADO, EN EL NUDO INTERROGADO, EN UNA MEMORIA PROPIA DEL PUERTO QUE HA RECIBIDO…

INTERCAMBIO DE INFORMACION EN EL MULTIPROCESO.

(01/08/1995) LAS IMAGENES ACTUALIZADAS DE MENSAJES PASAN ENTRE PROCESADORES DIGITALES ASINCRONOS QUE UTILIZAN MEMORIA COMPARTIDA DE DOBLE ACCESO. CUANDO UNO DE LOS PROCESADORES ES UN CONTROLADOR DE UN CANAL DE TRANSMISION DE DATOS QUE TRANSPORTA N MENSAJES, EN EL ESPACIO LIBRE DE MEMORIA COMPARTIDA EXISTEN 2N + 1 MEMORIAS INTERMEDIAS, DOS DE LAS CUALES ESTAN ASIGNADAS A CADA MENSAJE DURANTE TODO EL TIEMPO Y UNA MEMORIA INTERMEDIA COMUN SIRVE COMO LA TERCERA MEMORIA COMPARTIDA PARA TODOS LOS OTROS MENSAJES. CUANDO LAS MEMORIAS ENLAZADAS EN LA MEMORIA LOCAL DE UN CONTROLADOR RECIBEN ACTUALIZACIONES DE MENSAJE DE UNA VIA DE DATOS, SE ASIGNAN DOS MEMORIAS INTERMEDIAS EN LA MEMORIA COMPARTIDA A CADA MENSAJE, SIRVIENDO COMO TERCERA MEMORIA UNA MEMORIA COMPARTIDA EN LA MEMORIA LOCAL DEL CONTROLADOR. LAS MEMORIAS INTERMEDIAS CONTIENEN LAS ACTUALIZACIONES DEL MENSAJE…

PROCESADOR DE SEÑALES DE GRUPOS MULTIPLE.

(01/06/1995) UNA ARQUITECTURA DE PROCESADOR DE SEÑALES QUE CONSTA DE UNA RED DE DATOS QUE TIENE MULTIPLES PUERTOS, UN BUS DE CONTROL, Y VARIOS GRUPOS PROCESADORES DE SEÑALES CONECTADOS A DOS PUERTOS POR LO MENOS Y AL BUS DE CONTROL. CADA GRUPO PROCESADOR DE SEÑALES TIENE UN PROCESADOR DE CONTROL DEL SISTEMA CONECTADO AL BUS DE CONTROL, UN SEGUNDO BUS DE CONTROL, Y UNA MEMORIA DE ALMACENAMIENTO A GRANEL GLOBAL QUE TIENE MULTIPLES PUERTOS. UNA SERIE DE ELEMENTOS PROCESADORES FUNCIONALES ESTAN CONECTADOS AL PROCESADOR DE CONTROL DEL SISTEMA MEDIANTE EL SEGUNDO BUS DE CONTROL, Y CADA UNO ESTA CONECTADO A UN PUERTO DE LA MEMORIA DE ALMACENAMIENTO A GRANEL GLOBAL. LA MEMORIA DE ALMACENAMIENTO A GRANEL GLOBAL TIENE UNA RED DE SALIDA DE SUBDATOS QUE TIENE MULTIPLES PUERTAS…

PROCEDIMIENTO PARA LA PROGRAMACION DE UN APARATO DE TELETEXTO.

(01/04/1995). Solicitante/s: LOEWE OPTA GMBH. Inventor/es: MISSBACH, HILMAR, PROF. DIPL.-ING., QUAPPE, JURGEN, DIPL.-ING.

EL INVENTO SE REFIERE A UN PROCEDIMIENTO PARA LA PROGRAMACION DEFINIDA DE UN EMISOR DE COMUNICACIONES EN MASA O INDIVIDUAL. EN LA PUESTA EN MARCHA O AL CAMBIAR EL USO DEL APARATO SE PREVE, PARA LA IDENTIFICACION DEL APARATO, QUE SE ENVIA UNA HOJA DE TELETEXTO, CUBIERTA O DESCUBIERTA, A UNA FUENTE DEL PROGRAMA CONECTADA, POR EJEMPLO UN ORDENADOR EXTERNO. ESTA DA INFORMACIONES SOBRE LA CAPACIDAD DE LA MEMORIA DE PROGRAMA, INTERFACES INTERNOS Y EXTERNOS Y LA FUNCIONALIDAD DEL APARATO. DESDE LA FUENTE DEL PROGRAMA SE OFRECEN PAQUETES DE PROGRAMAS PREPARADOS PARA EL APARATO, TAMBIEN MEDIANTE UNA HOJA DE TELETEXTO. DESPUES DE COMPROBAR LA CAPACIDAD EXISTENTE CON LA CAPACIDAD TOTAL DE LOS PAQUETES DE PROGRAMAS ELEGIDOS, ESTOS SON TRANSFERIDOS POR LAS MEMORIAS DE PROGRAMA.

TUBO TERMOINTERCAMBIADOR.

(01/03/1995) UN TUBO TERMOINTERCAMBIADOR PARA USO EN UNA APLICACION, COMO UNA ENVUELTA Y UN CONDENSADOR DE SISTEMA DE AIRE ACONDICIONADO DEL TIPO DE TUBO, EN DONDE UN FLUIDO QUE FLUYE A TRAVES DEL TERMOINTERCAMBIADOR EXTERNO A LOS TUBOS SE CONDENSA POR TRANSFERENCIA DE CALOR A UN FLUIDO REFRIGERANTE QUE FLUYE POR LOS TUBOS. EL TUBO POSEE AL MENOS UNA SINUOSIDAD DE ALETA QUE SE EXTIENDE EN FORMA DE HELICE ALREDEDOR DE SU SUPERFICIE EXTERNA . A LO LARGO DE LA ALETA SE IMPRIMEN MULTIPLES INCISIONES AXIALES EN INTERVALOS. DADO QUE LAS INCISIONES ESTAN IMPRESAS Y NO RECORTADAS EN LA ALETA, MATERIAL DESPLAZADO DE UNA ALETA PARA FORMAR UNA INCISION FORMA…

MECANISMO DE CONTROL DE LA CIRCULACION EN UN BUS.

(16/11/1994) SE DESCRIBE EL FLUJO DE PETICIONES DE TRABAJO EN UN PROCESO PARA PROCESAR EL ENTORNO DE COMUNICACION. LAS CONEXIONES LOGICAS ENTRE PROCESOS Y GESTORES DE BUS QUE SON LAS INTERFACES DE LAS UNIDADES DE BUS A UN BUS DE ENTRADA/SALIDA SON ASIGNADAS A GRUPOS DE CONEXION PARA SU GESTION POR LOS GESTORES DE BUS. CADA BUS TIENE SUS PROPIOS GRUPOS DE CONEXION PARA LAS CONEXIONES LOGICAS. LOS RECURSOS DE LOS BUSES SE ASIGNAN A CADA GRUPO DE CONEXION EN BASE AL FUNCIONAMIENTO, Y SE UTILIZAN UNA SERIE DE MENSAJES DE LAS UNIDADES BUS PARA CONTROLAR EL FLUJO DE TRABAJO, DE FORMA QUE UN GRUPO QUE NO TIENE MAS RECURSOS NO ACEPTARA…

RED DE CONMUTACION INTERPROCESADORA.

(16/10/1994) RED DE TRANSPORTE DE MENSAJES PARA CONMUTACION DE ALTA VELOCIDAD ENTRE ELEMENTOS DE PROCESADORES . GRUPOS DE ELEMENTOS PROCESADORES DE ALTA VELOCIDAD PUEDEN CONECTARSE A LA RED DE TRANSPORTE DE MENSAJE A TRAVES DE UN CONTROLADOR DE NODO DE TRANSPORTE . ESTE Y LOS PROCESADORES DE ALTA VELOCIDAD ESTAN CONECTADOS A LAS COMPUERTAS . UN PAR DE COMPUERTAS PUEDEN CONECTARSE A TRAVES DE UN NODO DE INTERCAMBIO DE TRANSPORTE PARA POSIBILITAR LA COMUNICACION ENTRE PROCESADORES ASOCIADOS CON LAS COMPUERTAS . UN SUPERVISOR DE INTERCAMBIO DE TRANSPORTE MANTIENE UN REGISTRO DEL ESTADO DE CADA COMPUERTA Y GENERA INSTRUCCIONES PARA FORMAR CONEXIONES ENTRE COMPUERTAS EN EL NODO DE INTERCAMBIO DE TRANSPORTE . UN CONTROLADOR DE MANTENIMIENTO Y UN PROCESADOR DE MANTENIMIENTO DEL…

PROCEDIMIENTO Y COLOCACION DE INTERRUPTOR DE CARGA DE UN COMPUTADOR SECUNDARIO.

(01/10/1994) UN COMPUTADOR SECUNDARIO (RE2) ESTA CONECTADO POR UN DEPOSITO (M) GENERAL CON UN COMPUTADOR PRINCIPAL (RE1). PARA CARGA DEL COMPUTADOR SECUNDARIO (RE2) SE ARCHIVA UN PROGRAMA DE CARGA EN UN DEPOSITO DE MASA (MSP) DEL COMPUTADOR PRINCIPAL (RE1), EN LUGAR DE LO HABITUAL EN UN DEPOSITO RUTINARIO DE PARTIDA. EL COMPUTADOR PRINCIPAL (RE1) CARGA EL PROGRAMA DE CARGA EN EL DEPOSITO GENERAL (M), COLOCA UN MANDO DE NUEVO ARRANQUE EN UN UNIDAD CENTRAL (CPU2) DEL COMPUTADOR SECUNDARIO (RE2) Y DIRIGE UNA LOGICA DE AGARRE DE DEPOSITO (SZL) DE MODO QUE TODOS LOS MANDOS DE AGARRE DE DEPOSITO DEL PROGRAMA QUE LLEGAN A LA UNIDAD CENTRAL (CPU2) SE CONDUCEN SOBRE LA PARTE DEL DEPOSITO GENERAL (M), EN EL QUE SE HA DESARCHIVADO EL PROGRAMA DE CARGA, HASTA QUE EL COMPUTADOR SECUNDARIO (RE2) HA LEIDO EL PROGRAMA DE CARGA. ENTONCES LA LOGICA DE AGARRE DEL DEPOSITO (SZL) RECIBE…

PROCEDIMIENTO PARA CONEXION DE UN CALCULADOR EN UN SISTEMA DE VARIOS CALCULADORES.

(01/08/1994). Solicitante/s: ALCATEL SEL AKTIENGESELLSCHAFT ALCATEL N.V.. Inventor/es: SCHULZ, HARALD, DR., MULLER, WERNER, DR..

SE PRESENTA UN PROCEDIMIENTO PARA CONEXION DE UN CALCULADOR EN UN SISTEMA DE VARIOS CALCULADORES QUE HACE INNECESARIA UNA INTERRUPCION DEL PROCESO DIRIGIDO CON ESTE MOTIVO. LOS CALCULADORES DEL SISTEMA SOLAMENTE DURANTE EL TIEMPO DE ARMAMENTO DEL CALCULADOR A CONEXTAR SE SEPARAN DEL PROCESO UN ESPACIO MUY CORTO DE TIEMPO TOLERABLE EN LA MAYORIA DE LOS DATOS TRANSMITIDOS DURANTE EL EQUIPAMIENTO Y CONEXIONES NECESARIAS PARA LA TRANSMISION DE DATOS Y PASOS DE PROCEDIMIENTO CORRESPONDIENTES A POSICIONES DE CORTE TIENEN LUGAR ADEMAS DE LOS ESPACIOS DE TIEMPO DE EQUIPAMIENTO DURANTE EL FUNCIONAMIENTO.

SISTEMA DE CALCULO.

(16/07/1994). Solicitante/s: TELDIX GMBH. Inventor/es: FEIGENBUTZ, MICHAEL, FAULHABER, MICHAEL.

EL TEMA DE ESTA INVENCION ES UN SISTEMA INFORMATICO CON VARIOS SISTEMAS DE PROCESADOR QUE OPERAN INDEPENDIENTEMENTE, UNA LOGICA DE DECISION Y UN CANAL DE SISTEMA QUE ENTRELAZA LOS SISTEMAS DE PROCESADOR Y LA LOGICA DE DECISION. EN ESTE SISTEMA INFORMATICO HAY AL MENOS DOS SUBSISTEMAS DE PROCESADOR ENTRELAZADOS POR EL CANAL DE SISTEMA QUE CONSTAN AL MENOS DE DOS SISTEMAS DE PROCESADOR LOCAL QUE OPERAN INDEPENDIENTEMENTE. LOS SISTEMAS DE PROCESADOR LOCAL DE UN SUBSISTEMA DE PROCESADOR PUEDEN ENTRELAZARSE O ENLAZARSE CON EL CANAL DE SISTEMA MEDIANTE UN COMPONENTE DE ACOPLAMIENTO. UNA LOGICA DE DECISION DEL COMPONENTE DE ACOPLAMIENTO DECIDE SOBRE EL SIGUIENTE ENLACE QUE SE HA DE EFECTUAR MEDIANTE EL COMPONENTE DE ACOPLAMIENTO DEPENDIENDO DE UNA SECUENCIA PROGRAMABLE DE FORMA SELECTIVA DEL PROCESO DE PETICIONES DE COMUNICACION.

UNION DE CPU MULTIPLE.

(01/03/1994). Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Inventor/es: COLLINS, RICHARD M., BEAUCHEMIN, EDWARD.

UN MECANISMO DE UNION DE CPU MULTIPLE QUE PERMITE EL SERVICIO SIMULTANEO DE DOS O MAS CPUS CUANDO UNA ORDEN DE ENTRADA SALIDA (IO) ES EMITIDA DESDE CADA UNO DE ESTAS CPUS. CUANDO DOS CPUS EMITEN ORDENES SIMULTANEAS DE ENTRADA/SALIDA LAS CUALES TIPICAMENTE TIENEN PARES DE CODIGO DE FUNCION, TAL COMO POR EJEMPLO, FC = 09/OD, CADA UNA DE ESTAS SIENDO ORDENES INDIVIDUALES PERO CON LA SEGUNDA ORDEN (OD) NO TENIENDO IDENTIFICADOR DE FUENTE, LA INVENCION PERMITE QUE AMBAS CPUS SEAN SERVIDAS POR CAUSAR UNA SEÑAL DE CONTESTACION NEGATIVA (NAK) SEA EMITIDA A LA SEGUNDA CPU HASTA QUE LAS PRIMERAS ORDENES IOLD HAYAN SIDO SERVIDAS, PREVINIENDO ASI CICLOS AMBIGUOS Y LA INCAPACIDAD DE LAS CPUS A SER SERVIDAS.

UN CONTROLADOR PARA TIPOS DE REDES LOCALES MULTIPLE.

(01/03/1994). Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Inventor/es: CONWAY, JOHN W., FARRELL, ROBERT J., HIRTLE, ALLEN C., NIESSEN, LEONARD E.

UNA RED LOCAL DE COMUNICACIONES (LAN) ES CAPAZ DE ACOMODAR UNA VARIEDAD DE SUBSISTEMAS DE COMPUTADOR, Y TIENE UN CONTROLADOR QUE PUEDE CONTROLAR SUSTANCIALMENTE AL MISMO TIEMPO UNA PLURALIDAD DE REDES LOCALES DEL MISMO TIPO O UNA PLURALIDAD DE DIFERENTES TIPOS DE REDES LOCALES.

MULTIPROCESADOR DE NIVELES JERARQUICOS MULTIPLES.

(01/03/1994). Solicitante/s: ELSAG BAILEY S.P.A. Inventor/es: BARBAGELATA, GIUSEPPE, CONTERNO, BRUNO, PESCE, FERNANDO, LUPERINI, VILDO, PERRONI, ENRICO, PUGLIESE, OSVALDO.

POSEE MODULOS DE PROCESADO COMPRENDIENDO CADA UNO AL MENOS UN PROCESADOR Y CONECTADO A UN PRIMER GRUPO DE LINEAS DE COMUNICACION DE ACCESO DIRECTO COMUNES PARA FORMAR UN PRIMER NIVEL JERARQUICO, UN MODULO DE PROCESADO DE CADA UNO DE LOS MENCIONADOS PRIMEROS NUMEROS SIENDO CONECTADO A UN SEGUNDO GRUPO DE LINEA DE COMUNICACION DE ACCESO DIRECTO COMUNES PARA FORMAR UN SEGUNDO NIVEL JERARQUICO; UN SEGUNDO NUMERO DE LOS MENCIONADOS CONSTA DE COMUNICACIONES COMUNES SIENDO INTERCONECTADOS VIA TRANSMISION DE DATOS Y RECIBIENDO MEDIOS PARA FORMAR UN TERCER NIVEL; LOS MEDIOS MENCIONADOS COMPRENDEN AL MENOS UN PROCESADOR PARA SER CAPAZ DE OPERAR INDEPENDIENTEMENTE DE ELLAS.

PROCEDIMIENTO PARA LA ACTIVACION DE UNA MEMORIA COMUN DE UN SISTEMA MULTIPROCESADOR CONSTITUIDO POR SISTEMAS MICROPROCESADORES INDIVIDUALES.

(16/12/1993) Procedimiento para la activación de una memoria común de un sistema multiprocesador constituido por sistemas microprocesadores individuales, en el que los microprocesadores individuales acceden, respectivamente, por medio de una instalación de asignación a través de un bus interno del sistema microprocesador o bus local a una instalación de adaptación correspondiente y a través de un bus del multiprocesador conectado con todos los sistema microprocesadores, al que puede acceder un sistema microprocesador, respectivamente, sólo durante el tiempo de un ciclo de acceso al bus propio del sistema, a una base de datos que se encuentra en la memoria común, teniendo en cuenta índices de prioridad adjudicados, caracterizado porque uno de los sistemas microprocesadores es controlado como sistema procesador principal (HP) y los sistemas microprocesadores…

SISTEMA DE PROCESO DE DATOS CON UNA RAPIDA INTERRUPCION.

(16/10/1993) UN SISTEMA MULTIPROCESADOR INCLUYE UN NUMERO DE SUBSISTEMAS TODOS ELLOS ACOPLADOS EN COMUN A UN BUS DE SISTEMA ASINCRONO. UN APARATO SE INCLUYE EN LA LOGICA DEL INTERFACE DEL BUS DEL SISTEMA DE CADA SUBSISTEMA DE PROCESO PARA RECIBIR LOS COMANDOS DESDE EL BUS DEL SISTEMA Y COMPARA EL NIVEL DE PRIORIDAD DE INTERRUPCION DEL NUEVO COMANDO CON EL COMANDO ACTUAL QUE SE ESTA EJECUTANDO. SI EL NUEVO COMANDO TIENE UNA PRIORIDAD DE INTERRUPCION INFERIOR QUE EL COMANDO ACTUAL, ENTONCES EL SUBSISTEMA QUE ENVIA EL COMANDO RECIBIRA UNA RESPUESTA DE NO RECONOCIMIENTO DEL SISTEMA DE PROCESO. EL APARATO ES SENSIBLE A CIERTAS SEÑALES DE CONTROL DEL NUEVO COMANDO PARA PASAR POR ALTO LA LOGICA DE LA COMPARACION DE PRIORIDAD DE INTERRUPCION E INICIAR…

APARATO DE SINCRONIZACION DE CAMBIO DE NIVEL DE UN MULTIPROCESADOR.

(01/04/1993). Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Inventor/es: KEELEY, JAMES W., BARLOW, GEORGE J.

EL APARATO ESTA INCLUIDO DENTRO DE LOS CIRCUITOS DE CONEXION DE BUS DE CADA UNIDAD DE PROCESO DE UN SISTEMA DE MULTIPROCESO QUE SE CONECTA EN COMUN CON LAS OTRAS UNIDADES DEL SISTEMA MEDIANTE UN BUS DE SISTEMA ASINCRONO. EL APARATO SE ACOPLA AL REGISTRO DE NIVEL DE LA UNIDAD DE PROCESO Y A LOS CIRCUITOS DE INTERRUPCION. EN RESPUESTA A UN COMANDO QUE ESPECIFICA UN CAMBIO DE NIVEL, EL APARATO CONDICIONA A ESOS CIRCUITOS PARA ALMACENAR EL NIVEL E INTERRUMPIR LAS SEÑALES APLICADAS AL BUS DEL SISTEMA COMO PARTE DEL COMANDO DE LA CPU DURANTE UN CICLO DE BUS DE OPERACION PERMITIDA A LA UNIDAD DE PROCESO EN UNA PRIORIDAD BASICA. ESTO ASEGURA UNA CONMUTACION FIABLE ENTRE LOS NIVELES DE INTERRUPCION Y LA NOTIFICACION DE TALES CAMBIOS DE NIVEL A LAS OTRAS UNIDADES DEL SISTEMA SIN INTERFERENCIA DE OTRAS UNIDADES DE PROCESO.

PROCEDIMIENTO PARA LA TRANSFERENCIA DE DATOS.

(01/10/1992). Solicitante/s: FORCE COMPUTERS GMBH. Inventor/es: JAKEL, HANS-JURGEN.

EL INVENTO SE TRATA DE UNA COMPUTADORA CON AL MENOS UN GRUPO DE CONSTRUCCION, TRANSMITIENDO Y AL MENOS DOS, RECIBIENDO, DONDE AL MENOS LOS GRUPOS DE CONSTRUCCION, QUE RECIBEN ESTAN CONECTADOS SOBRE DIRECCIONES CONECTADOS PARALELAMENTE, UNO AL OTRO, Y DONDE HAY PREVISTOS DIRECCIONES DE SEÑAS (A31 A A0), CON CUAL CADA GRUPO DE CONSTRUCCION, QUE RECIBE ES REACCIONABLE INEQUIVOCAMENTE. ADEMAS EL GRUPO DE CONSTRUCCION, QUE REACCIONA A TRAVES DE LA SEÑAL DE DIRECCION HABITUAL, LEE LOS DATOS PREPARADOS EN LA DIRECCION DE DATOS (D31 A D0). EN EL GRUPO DE CONSTRUCCION, QUE TRANSMITE HAY PREVISTO UN DISPOSITIVO DE DESCIFRA, QUE DESCIFRA LAS DIRECCIONES DE SEÑAS, CORRESPONDIENTES A CADA GRUPO DE CONSTRUCCION, QUE RECIBE, DE MANERA QUE ES POSIBLE UNA REACCION, AL MISMO TIEMPO, DE VARIOS GRUPOS DE CONSTRUCCION. LOS GRUPOS DE CONSTRUCCION, QUE RECIBEN ESTAN CONECTADOS, UNO CON OTRO, Y CON LOS GRUPOS DE CONSTRUCCION, QUE TRANSMITEN, A TRAVES DE UN DIRECCION COMUN DE LA RETROALIMENTACION.

SISTEMA ELECTRONICO SIONTETIZADOR CENTRALIZADO DE AUDIOVISUALES INTERACTIVOS.

(01/10/1991). Ver ilustración. Solicitante/s: CABEZA TORRES, JOSEFA.

SISTEMA ELECTRONICO SINTETIZADOR CENTRALIZADO DE AUDIOVISUALES INTERACTIVOS. ESTA CARACTERIZADO POR ESTAR CONSTITUIDO POR UNA UNIDAD DE CONTROL PRINCIPAL , POR UNIDADES DE ALMACENAMIENTO MASIVOS DE DATOS, POR UN SISTEMA DE PERIFERICOS PARA LA INTRODUCCION DE DATOS Y DE UNIDADES PARTICULARES PARA CADA USUARIO. LA UNIDAD DE CONTROL PRINCIPAL ESTA INTERCONECTADA A TODOS LOS DEMAS MODULOS; Y LAS UNIDADES PARTICULARES DE CADA USUARIO ESTAN CARACTERIZADAS POR COMPONERSE DE UN PROCESADOR DE CONTROL , UN GENERADOR DE IMAGEN , UN GENERADOR DE SONIDO , Y DEMAS ELEMENTOS DE PRESENTACION DE LA INFORMACION. APLICABLE A VIDEOJUEGOS Y EQUIPOS DIDACTICOS AUDIOVISUALES.

PROCEDIMIENTO PARA INTERCAMBIO DE DATOS ENTRE UN PRIMERO Y UN SEGUNDO PROCESADOR.

(01/04/1991). Solicitante/s: DEUTSCHE THOMSON-BRANDT GMBH. Inventor/es: FULDNER, FRIEDRICH, ROHDE, WILFRIED.

EN UN PROCEDIMIENTO PARA INTERCAMBIO DE DATOS ENTRE DOS PROCESADORES QUE ESTAN CONECTADOS ENTRE SI MEDIANTE TRES CONDUCCIONES EL PROCESADOR EMISOR INDICA LA EMISION DE DATOS SOBRE UNA CONDUCCION COLOCADA SOBRE EL. EL PROCESADOR RECEPTOR RESPONDE LA INDICACION DEL PROCESADOR EMISOR QUE DA RECIBO DE NUEVO DE LA RESPUESTA DEL PROCESADOR RECEPTOR. LA RECEPCION DEL RECIBO DEL PROCESADOR EMISOR SE COMUNICA DESDE EL PROCESADOR RECEPTOR AL PRCESADOR EMISOR EL CUAL SOBRE ESTA COMUNICACION COMIENZA LA EMISION DE DATOS. EN EL CASO DE QUE AMBOS PROCESADORES QUIERAN EMITIR AL MISMO TIEMPO, FINALMENTE, UNO DE AMBOS PROCESADORES PREGUNTA DOS VECES A LA CONDUCCION COLOCADA EN EL OTRO PROCESADOR. SOLO CUANDO UNO DE LOS PROCESADORES HA COMPROBADO CON LAS DOS PREGUNTAS QUE EL OTRO PROCESADOR NO VA A EMITIR, EMPIEZA LA EMISION DE DATOS. DE OTRO MODO VUELVE A LA DISPOSICION DE RECEPTOR.

DISPOSITIVO CONECTOR UNIVERSAL.

(01/09/1990). Ver ilustración. Solicitante/s: COMMODORE-AMIGA, INC. Inventor/es: RUBIN, HENRI.

UN DISPOSITIVO CONECTOR PARA USO EN LA COMUNICACION DE DATOS ENTRE EL BUS DE LA UNIDAD DE PROCESO CENTRAL (CPU) DE UN SISTEMA DE ORDENADOR PRINCIPAL Y EL BUS DE LA CPU DE UN SISTEMA DE ORDENADOR COPROCESADOR, ENTRE EL BUS DE LA CPU DEL SISTEMA DE ORDENADOR PRINCIPAL Y UNA TARJETA DE EXPANSION UTILIZADA CON EL SISTEMA DE ORDENADOR PRINCIPAL, Y ENTRE EL BUS DE LA CPU DEL SISTEMA DE ORDENADOR COPROCESADOR Y UNA TARJETA DE EXPANSION UTILIZADA CON EL SISTEMA DE ORDENADOR COPROCESADOR, EMPLEANDO UNA TARJETA PUENTE QUE INCLUYE UNA PLURALIDAD DE RANURAS DE EXPANSION DEL SISTEMA DE ORDENADOR PRINCIPAL Y UNA PLURALIDAD DE RANURAS DE EXPANSION DEL SISTEMA DE ORDENADOR COPROCESADOR CONFIGURADAS DE MODO QUE AL MENOS UNA RANURA DE EXPANSION DEL SISTEMA DE ORDENADOR PRINCIPAL Y AL MENOS UNA RANURA DE EXPANSION DEL SISTEMA DE ORDENADOR COPROCESADOR FORMAN UNA PAREJA EN LINEA PARA ACEPTAR LA TARJETA PUENTE.

PROCESADOR CELULAR DE INSTRUCCION UNICA Y DATOS MULTIPLES (SIMD) QUE EMPLEA AGRUPACION VECTORIAL DE BITIOS, CON RECONFIGURACION DINAMICA.

(16/06/1990) PROCESADOR CELULAR DE INSTRUCCION UNICA Y DATOS MULTIPLES (SIMD) QUE EMPLEA AGRUPACION VECTORIAL DE BITIOS CON RECONFIGURACION DINAMICA. SE DESCRIBE UN PROCESADOR CELULAR DE ELEMENTOS DE PROCESAMIENTO CONTROLADOS MEDIANTE PROGRAMACION PARA SALVAR DEFECTOS DE FABRICACION, PARA OPERAR CONJUNTAMENTE PARA FORMAR PALABRAS DE TAMAÑO VARIABLE, Y PARA REEMPLAZAR CELULAS QUE SE AVERIEN DURANTE EL TIEMPO DE VIDA DEL PROCESADOR. UN BUS DE MULTIPLEXACION POR DIVISION EN EL TIEMPO DE 32 BITIOS CUYAS MITADES SUPERIOR E INFERIOR SE CONECTAN CON CADA UNA DE DICHAS CELULAS, LAS COMUNICA CON UNA MEMORIA EXTERNA A LA PASTILLA VALIENDOSE DE UNA U OTRA MITAD DE ACUERDO CON LOS BITIOS DE CONFIGURACION DE CADA CELULA, FORMANDO PALABRAS DE 16 A 256 BITIOS (TIPICAMENTE 2NX16 BITIOS) SI SE IMPLEMENTAN 20 CELULAS EN UNA UNICA PASTILLA, CUATRO DE ELLAS DE REPUESTO.…

SISTEMA DE FICHEROS PARA UNA PLURALIDAD DE CLASES DE ALMACENAMIENTO.

(01/05/1990). Ver ilustración. Solicitante/s: AMDAHL CORPORATION. Inventor/es: KRAKAUER, ARNO STARR, GAWLICK, DIETER, COLGROVE, JOHNALAN, WILMOT II., RICHARD BYRON.

SISTEMA DE FICHEROS PARA UNA PLURALIDAD DE CLASES DE ALMACENAMIENTO PARA UNA PLURALIDAD DE USUARIOS DE UN SISTEMA INFORMATICO QUE TIENEN ACCESO AL MISMO POR UNA PLURALIDAD DE CAMINOS EN PARALELO SIN TENER QUE ESTAR LIMITADOS A UNA UNICA VIA DE ACCESO. EL APARATO COMPRENDE ALMACENAMIENTO INTERNO TEMPORAL, ALMACENAMIENTO EXTERNO Y UN INTERFACE DE USUARIO. UN PRIMER NIVEL, CONECTADO AL INTERFACE EN ALMACENAMIENTO INTERNO SIRVE PARA ALMACENAMIENTO TEMPORAL CON ACCESO DE LA PLURALIDAD DE USUARIOS. UN SEGUNDO NIVEL SE CONECTA AL PRIMERO Y AL ALMACENAMIENTO EXTERNO Y RESPONDE A PETICIONES DE GESTION CON ALMACENAMIENTO EXTERNO Y LA OBTENCION DE DATOS DEL MISMO. EL SEGUNDO NIVEL DEFINE UNA PLURALIDAD DE CLASES DE ALMACENAMIENTO FISICO PARA ASIGNACION DE FICHEROS EN ALMACENAMIENTO EXTERNO.

CONCENTRADOR DE TERMINALES MEDIANTE BUCLE FISICO.

(16/10/1989). Ver ilustración. Solicitante/s: TELETTRA ESPAÑA, S.A.. Inventor/es: LOPEZ HERRERO, FRANCISCO J.

CONCENTRADOR DE TERMINALES MEDIANTE BUCLE FISICO. CONCEBIDO TANTO PARA EL MARCO DE AUTORIZACION Y TRANSFERENCIA ELECTRONICA DE FONDOS COMO PARA LOS SISTEMAS DE ALARMAS Y TERMINALES DE CONTROL, PUDIENDO SER CONECTADO A CUALQUIER TIPO DE LINEA O BIEN REALIZAR TRATAMIENTO ESPECIFICO DE INFORMACION LOCALMENTE; PARA LO QUE CUENTA CON AL MENOS UNA UNIDAD DE CONTROL QUE ESTA CONECTADA: A AL MENOS UNA UNIDAD DE COMUNICACIONES MEDIANTE LA CUAL SE REALIZA LA CONEXION CON LINEA; Y A UNA O VARIAS UNIDADES DE ENTRADA/SALIDA . CADA UNIDAD DE ENTRADA/SALIDA ESTA CONECTADA A AL MENOS UN BUCLE FISICO A TRAVES DEL CUAL SE REALIZA LA CONEXION CON LOS TERMINALES POSIBILITANDO SU PROCEDIMIENTO DE DIRECCIONAMIENTO Y TRANSMISION-RECEPCION ENTRE CONCENTRADOR Y TERMINALES . LAS UNIDADES DE ENTRADA/SALIDA INCLUYEN CIRCUITOS DIFERENCIALES QUE REALIZAN LA DETECCION DE UN CORTE O FALTA DE UTILIDAD EN LA LINEA. UN POSIBLE CORTE NO EVITA LA COMUNICACION DE LOS TERMINALES CON EL CONCENTRADOR.

UN SISTEMA COGNOSCITIVO.

(16/10/1989) UN SISTEMA COGNOSCITIVO PARA GESTIONAR Y CONTROLAR UNA MULTITUD DE TAREAS COMPLEJAS HACIENDO USO DE TRATAMIENTO EN PARALELO. EL SISTEMA COGNOSCITIVO COMPRENDE UNA PLURALIDAD DE DISPOSITIVOS DE TRATAMIENTO INTELIGENTES (A), SEPARADOS, CADA UNO DE LOS CUALES ES CAPAZ DE REALIZAR TAREAS ESPECIFICAS, Y MEDIOS DE MEMORIA (C) DESTINADOS A RECIBIR Y PRESENTAR INFORMACION PARA ESCRUTINIO POR PARTE DE UNO DE LOS DISPOSITIVOS DE TRATAMIENTO INTELIGENTES CON EL FIN DE DETERMINAR EL ALMACENAMIENTO DE DICHA INFORMACION. LOS MEDIOS DE MEMORIA (C) TIENEN UNA SERIE DE ELEMENTOS DE MEMORIA DISPUESTOS EN LUGARES PRESCRITOS PARA ALMACENAR…

CONTROLADOR DE COMUNICACIONES.

(16/10/1989). Ver ilustración. Solicitante/s: TELLINK, S.L. Inventor/es: MARTINEZ DE LA TORRE, ANGEL, GOMEZ CALZADO, JOSE.

EL CONTROLADOR DE COMUNICACIONES ES UN SISTEMA CAPAZ DE ESTABLECER COMUNICACION ENTRE UN ORDENADOR Y UNA SERIE DE TERMINALES DE USUARIO CON LA PARTICULARIDAD DE QUE NECESITA UNA SOLA LINEA DE CONEXION CON EL ORDENADOR Y UN DETERMINADO NUMERO DE LINEAS CON LOS TERMINALES DE USUARIO. PARA ELLO, ESTA CONSTITUIDO POR UN BLOQUE DE CONTROL CENTRAL Y AL MENOS UNA TARJETA DE CONTROL DE LINEAS ASOCIADOS A LA CUAL SE ENCUENTRAN CINCO MODEMS PARA COMUNICACION A TRAVES DE LA RED TELEFONICA CONMUTADA. LA CONMUTACION CON EL ORDENADOR SE HACE A TRAVES DE UN PUERTO DE COMUNICACIONES. PARA AUMENTAR LA FIABILIDAD DEL SISTEMA SE HA PREVISTO LA UTILIZACION DE DOS SISTEMAS BASICOS CADA UNO DE LOS CUALES QUEDA CONSTITUIDO COMO SE HA INDICADO ANTERIORMENTE. EL CONTROLADOR DE COMUNICACIONES ACTUA, ADEMAS, COMO ALMACEN DE INFORMACION MIENTRAS CONTROLA LAS COMUNICACIONES ENTRE ORDENADOR Y PERIFERICOS.

PROCESADOR CELULAR DE INSTRUCCION UNICA Y DATOS MULTIPLES (SIMO) QUE EMPLEA LOGICA DE MULTIPLES ESTADOS PARA LA CONEXION A BUSES DE DATOS.

(16/07/1989) PROCESADOR CELULAR DE INSTRUCCION UNICA Y DATOS MULTIPLES (SIMD) QUE EMPLEA LOGICA DE MULTIPLES ESTADOS PARA LA CONEXION A BUSES DE DATOS. SE DESCRIBE UN DISPOSITIVO PARA UN PROCESADOR CELULAR CAPAZ DE UTILIZAR LOGICA DE 5 NIVELES, QUE COMPRENDE UN ESTADO DE DESCONEXION DE FORMA QUE UNA COLECCION DE DISPOSITIVOS SIMILARES PUEDAN CONECTARSE A UN BUS COMUN, PUDIENDO CADA UNO DE ELLOS ACTIVAR EL BUS Y 4 NIVELES LOGICOS QUE SE REPRESENTAN EN EL BUS POR 4 NIVELES DE TENSION. ESTOS NIVELES DE TENSION LOS RECIBE UN CONVERTIDOR A/D DE 2-BITIOS Y LOS GENERA UN CONVERTIDOR D/A DE 2-BITIOS, OPTIMIZADO PARA MINIMA DISIPACION DE ENERGIA. SE DESCRIBE ADEMAS UNA DISPOSICION EN LA QUE UNA AGRUPACION DETERMINADA PUEDE ORGANIZARSE EN UNA ESTRUCTURA REGULAR PARA MINIMIZAR EL ALAMBRADO DE INTERCONEXION EN LA PASTILLA DE FORMA QUE PUEDA…

‹‹ · 2 · 3 · · 5 · · ››
Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .