CIP-2021 : H01L 21/334 : Procedimientos que comportan varias etapas para la fabricación de dispositivos de tipo unipolar.
CIP-2021 › H › H01 › H01L › H01L 21/00 › H01L 21/334[4] › Procedimientos que comportan varias etapas para la fabricación de dispositivos de tipo unipolar.
Notas[n] desde H01L 21/02 hasta H01L 21/67:
H ELECTRICIDAD.
H01 ELEMENTOS ELECTRICOS BASICOS.
H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).
H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas.
H01L 21/334 · · · · Procedimientos que comportan varias etapas para la fabricación de dispositivos de tipo unipolar.
CIP2021: Invenciones publicadas en esta sección.
ESTRUCTURA DE TEST PARA LA CARACTERIZACION, DEL LATCH-UP EN CIRCUITOS CMO5.
(16/12/1995). Ver ilustración. Solicitante/s: CONSEJO SUPERIOR INVESTIGACIONES CIENTIFICAS. Inventor/es: LOZANO, M., CANE, C., PERELLO, C., GRACIA, I.
LA ESTRUCTURA DE TEST PARA LA CARACTERIZACION DEL LASTCH-UP EN CIRCUITOS CMOS EN UN DISPOSITIVO QUE PERMITE LA DETERMINACION EN LA SENSIBILIDAD DE DISTINTAS GEOMETRIAS Y PROCESOS TECNOLOGICOS AL FENOMENO INDESEADO CONOCIDO POR LATCH-UP. MEDIANTE LA COMBINACION DE UN DISPOSITICO P-N-P-N SENSIBLE, UNA CAPACIDAD CMOS Y UNA RESISTENCIA INTEGRADA SE CONSIGUE IMPLEMENTAR UN OSCILADOR ASTABLE CUYA SEÑAL DE SALIDA PERMITE OBTENER DIRECTAMENTE LOS PARAMETROS CARACTERISTICOS LATCH-UP SIMPLEMENTE VISUALIZANDOLA MEDIANTE UN OSCILOSCOPIO ANALOGICO O DIGITAL. LA ESTRUCTURA PUEDE IMPLEMENTARSE EN CUALQUIER TECNOLOGIA CMOS LSI O VLSI, POR SUPERPOSICION DE UN MINIMO DE NUEVE NIVELES DE MASCARA CON UN DISEÑO TIPICO COMO EL PRESENTADO. LA APLICACION ES DENTRO DEL MUNDO DE LA INDUSTRIA MICROELECTRONICA.
