CIP-2021 : G11C 19/00 : Memorias digitales en las que la información es movida por escalones, p. ej. registros de desplazamiento.

CIP-2021 › G › G11 › G11C › G11C 19/00^[m] › Memorias digitales en las que la información es movida por escalones, p. ej. registros de desplazamiento.

G11C 19/02 · que utilizan elementos magnéticos (G11C 19/14 tiene prioridad).

G11C 19/04 · · que utilizan núcleos con una abertura o un bucle magnético.

G11C 19/06 · · que utilizan estructuras con una pluralidad de aberturas o de bucles magnéticos, p. ej. transfluxores.

G11C 19/08 · · que utilizan capas finas en una estructura plana.

G11C 19/10 · · que utilizan capas finas sobre barras; con tuistores.

G11C 19/12 · que utilizan dispositivos reactivos no lineales en circuitos resonantes.

G11C 19/14 · que utilizan elementos magnéticos combinados con elementos activos, p. ej. tubos de descarga, elementos semiconductores (G11C 19/34 tiene prioridad).

G11C 19/18 · que utilizan capacidades como elementos principales de las etapas.

G11C 19/20 · que utilizan tubos de descarga (G11C 19/14 tiene prioridad).

G11C 19/28 · que utilizan elementos semiconductores (G11C 19/14, G11C 19/36 tienen prioridad).

G11C 19/30 · que utilizan elementos optoelectrónicos, es decir, dispositivos emisores de luz y dispositivos fotoeléctricos acoplados eléctrica u ópticamente.

G11C 19/32 · que utilizan elementos supraconductores.

G11C 19/34 · que utilizan elementos de almacenamiento con más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia.

G11C 19/36 · · que utilizan elementos semiconductores.

G11C 19/38 · bidimensional, p. ej. registros de desplazamiento vertical y horizontal.

CIP2021: Invenciones publicadas en esta sección.

Banco de memoria dividido.

(12/02/2020) Un cartucho de impresión integrado que comprende un depósito de tinta , una matriz de chorro de fluido , un cable flexible , almohadillas conductoras y un circuito integrado , el circuito integrado que comprende: al menos un banco de memoria , cada banco de memoria del al menos un banco de memoria comprende dos matrices de memoria ; y un generador de señales de multiplexación basado en un registro de desplazamiento ; en donde el generador de señal de multiplexación basado en el registro de desplazamiento se interpone entre y separa espacialmente las dos matrices de memoria ; en donde cada una de las dos matrices de memoria comprende múltiples filas y una cantidad doble de columnas a filas; y en donde el generador de señales de multiplexación basado en el registro de desplazamiento…

Decodificador de datos de vídeo y procedimiento de descodificación de datos de vídeo con sincronización de la presentación de los subtítulos.

(25/05/2016) Decodificador de datos de vídeo y de datos de subtitulación asociados a dichos datos de vídeo, proviniendo dichos datos de un flujo de datos (F) que además incluye referencias temporales en sincronismo con un reloj que ha servido para temporizar la codificación de dichos datos, incluyendo dicho decodificador - un espacio de almacenamiento , estando grabados dichos datos de vídeo y de subtitulación, en forma multiplexada, en dicho espacio de almacenamiento , - una primera memoria intermedia que funciona en modo "primero en entrar - primero en salir" y apta para contener provisionalmente dichos datos de vídeo en forma de paquetes (P1), - una segunda memoria intermedia que funciona en modo "primero en entrar - primero en salir" y apta para contener provisionalmente dichos datos de subtitulación en forma de paquetes…

Métodos y aparatos para la sincronización de señal de reloj en una configuración de dispositivos semiconductores conectados en serie.

(09/10/2013) Un aparato , que comprende: - un controlador del sistema ; y - una configuración de dispositivos semiconductores conectados en serie ; - estando adaptado el controlador del sistema para comunicar con dicha configuración, comprendiendo elcontrolador del sistema: - una salida configurada para proporcionar una primera señal de reloj a un primer dispositivo en laconfiguración; - una entrada configurada para recibir una segunda señal de reloj procedente de un último dispositivo en laconfiguración, correspondiendo la segunda señal de reloj a una versión de la primera señal de reloj que ha sidosometida a procesamiento mediante el sincronizador de reloj , por lo menos, en uno de los dispositivos en la configuración; - un detector…

Aparato y método de operación de programa de página para dispositivos de memoria con copia de seguridad espejo de datos.

(18/09/2013) Aparato para controlar múltiples dispositivos de memoria interconectadosen serie, cada uno de los dispositivos de memoria con un búfer de página y celdas dememoria , donde el aparato consta de: un procesador de datos configurado para ejecutar una operación de programa de página con una copiade seguridad espejo de datos: mediante la escritura de datos en el búfer de página de un dispositivo de memoria seleccionado de los múltiplesdispositivos de memoria y en el búfer de página de otro dispositivo de memoria de los múltiples dispositivos dememoria; instruyendo al dispositivo de memoria seleccionado para programar en sus celdas de memoria los datoscargados en su búfer de página; y si los datos no se programan satisfactoriamente en las celdas de memoria deldispositivo de memoria seleccionado, recuperar los datos…

DISPOSITIVO DE ALMACENAJE FIFO DE PROPAGACION.

(01/05/1995). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: NORRIS, DAVID.

UNA PRIMERA ENTRADA DE PROPAGACION, Y UN DISPOSITIVO DE ALMACENAJE DE PRIMERA SALIDA (FIFO) SE CONDUCEN MEDIANTE UN RELOJ DE DOS FASES NO SUPERPUESTAS Y QUE INCLUYE UNA DIVERSIDAD DE CELULAS DE ALMACENAMIENTO (C1....C4) Y UNA DIVERSIDAD DE CIRCUITOS DE CELULA BIT DE RASTREO (T1...T4). CADA UNO DE LAS CELULAS DE ALMACENAJE INCLUYEN TIRISTORES PUERTA DE PRIMER PASO (G1...G8), INVERSORES PRIMEROS (INV1.....INV8), TRANSISTORES PUERTA DE SEGUNDO PASO (G9...G16), E INVERSORES SEGUNDOS (INV9...INV16). LOS TRANSISTORES PUERTA DE PRIMER PASO SON SENSIBLES A UNA SEÑAL DE CONTROL DESDE UN CIRCUITO DE RASTREO PARA ALMACENAR LAS SEÑALES DE LOS DATOS DE ENTRADA DENTRO DE LOS PRIMEROS INVERSORES. LOS TRANSISTORES PUERTA DE SEGUNDO PASO SON SENSIBLES A UNA PRIMERA FASE DEL RELOJ PARA CAMBIAR LAS SEÑALES DE LOS DATOS DE ENTRADA DENTRO DE LOS INVERSORES SEGUNDOS.

PROCEDIMIENTO PARA MANEJAR UNA MEMORIA DESPLAZADORA DE CARGAS.

(16/09/1976). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT.

Resumen no disponible.