CIP 2015 : G11C 13/00 : Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.

CIP2015GG11G11CG11C 13/00[m] › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.

Notas[t] desde G01 hasta G12: INSTRUMENTOS

G11C 13/02 · que utilizan elementos cuyo funcionamiento depende de un cambio químico (que utilizan una carga electroquímica G11C 11/00).

G11C 13/04 · que utilizan elementos ópticos.

G11C 13/06 · · que utilizan elementos magneto-ópticos (elementos magneto-ópticos en general G02F).

CIP2015: Invenciones publicadas en esta sección.

Sistema de memoria de múltiples flujos de instrucciones.

(06/05/2020) Un dispositivo de memoria que comprende: un decodificador ; una pluralidad de células de memoria , en el que cada una de las células de memoria comprende: un primer elemento de memoria no volátil correspondiente que incluye un primer elemento de memoria resistivo correspondiente y asociado con un primer hilo; y un segundo elemento de memoria no volátil correspondiente que incluye un segundo elemento de memoria resistivo correspondiente y asociado con un segundo hilo, en el que cada uno del primer elemento de memoria no volátil y el segundo elemento de memoria no volátil es un elemento de memoria multipuerto, y en el que el decodificador está configurado…

Circuito de detección para RRAM.

(12/11/2019) Un dispositivo de memoria de acceso aleatorio resistivo que comprende: una matriz de RRAM que comprende: una pluralidad de celdas de RRAM acopladas a una línea de fuente (SL) en la que cada una de las celdas de RRAM se configura para almacenar un estado lógico y se puede seleccionar mediante una línea de bit correspondiente (BL) y una línea de palabra correspondiente (WL); un controlador configurado para seleccionar una celda de RRAM seleccionada por una señal de línea de bit (SBL) y una línea de palabra seleccionada, en el que el controlador se configura para determinar el estado lógico almacenado en la celda de RRAM seleccionada de acuerdo con una señal de detección (SS, SCM), y en el que el controlador se configura para operar en una operación de reinicio, una operación de configuración, una operación de lectura inversa y una operación…

Circuito de provisión de código de opción y procedimiento de provisión del mismo.

(25/10/2019) Un circuito de provisión de código de opción, que comprende: una pluralidad de células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio; y un controlador , acoplado con las células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio, y que determina si hay que proporcionar, o no, una señal de control para realizar una operación de formación pesada en al menos una de las células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio, en el que el controlador lleva a cabo una operación de lectura en las células resistivas (111-11N, 211-21N,…

Aparato de memoria resistiva y procedimiento de lectura asociado.

(28/02/2019) Un procedimiento de lectura de un aparato de memoria resistiva, que comprende: aplicar un impulso de lectura (VR) dos veces a una célula de memoria resistiva para obtener secuencialmente una primera resistencia (R1) de lectura y una segunda resistencia (R2) de lectura de la célula de memoria resistiva a diferentes temperaturas (T1, T2); determinar un estado (HRS, LRS) resistivo de la segunda resistencia (R2) de lectura de acuerdo con los valores de las resistencias (R1, R2) de lectura y los grados de las temperaturas (T1, T2) correspondientes a las resistencias (R1, R2) de lectura; y determinar un nivel lógico de datos almacenados de la célula de memoria resistiva de acuerdo con el estado resistivo (HRS, LRS) de la segunda resistencia (R2) de lectura, caracterizado…

Celda de memoria y de memoria resistiva de la misma.

(13/02/2019) Una celda de memoria resistiva, que comprende: un primer conmutador (BSW1) de línea de bits, que tiene un primer terminal que recibe una señal (BL) de línea de bits, y controlado por una señal (BLS) de selección de la línea de bits para ser activado o desactivado; una primera resistencia (R1), que tiene un primer terminal acoplado con un segundo terminal del primer conmutador (BSW1) de línea de bits; un primer conmutador (WSW1) de línea de palabras, conectado entre un segundo terminal de la primera resistencia (R1) y una línea (SLO) de fuente en serie, y controlado por una señal (WLO) de línea de palabras para ser activado o desactivado; un segundo conmutador (BSW2) de línea de bits, que tiene un primer terminal que recibe…

Métodos y sistemas para detectar y corregir errores en una memoria no volátil.

(30/01/2019) Un sistema de memoria, que comprende: una matriz de memoria no volátil resistiva configurada para almacenar datos, bits de anticipación y bits de código de corrección de errores (ECC) correspondientes a los datos almacenados y a los bits de anticipación almacenados, en la que los bits de anticipación indican la calidad de los bits de datos almacenados en la matriz de memoria no volátil, y un número total de bits de anticipación es menor que un número total de los bits de datos, caracterizado por que un controlador de memoria está configurado para: realizar una operación de lectura en los bits de anticipación y en los bits de ECC para detectar errores de bit de…

Métodos y sistemas para gestión de datos de memoria no volátil.

(09/01/2019) Un sistema, que comprende: una primera matriz de memoria no volátil resistiva ; una segunda matriz de memoria no volátil basada en transistores ; y un controlador de memoria configurado para: leer bits de datos almacenados en la primera matriz de memoria no volátil resistiva ; escribir los bits de datos leídos de la primera matriz de memoria no volátil resistiva y un bit indicador en la segunda matriz de memoria no volátil basada en transistores , indicando el bit indicador si bits de datos almacenados en la segunda matriz de memoria no volátil basada en transistores son válidos; determinar si el bit indicador es válido en respuesta a un encendido del sistema después de un evento de alta temperatura,…

Método para formar un dispositivo de memoria.

(07/02/2018) Un método para formar un dispositivo de memoria, que comprende: formar una capa de conmutación-resistencia sobre un primer electrodo; formar un segundo electrodo sobre la capa de conmutación-resistencia; aplicar una tensión de formación a la capa de conmutación-resistencia de tal manera que disminuya la resistencia de la capa de conmutación-resistencia; después de aplicarse la tensión de formación, aplicar una tensión de restablecimiento inicial al primer electrodo o al segundo electrodo de tal manera que aumente la resistencia de la capa de conmutación-resistencia; después de aplicarse la tensión de restablecimiento inicial, aplicar una primera tensión establecida…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .