CIP-2021 : G06F 21/75 : mediante la inhibición de la circuitería de análisis o operación,

p. ej.:, para contrarrestar la ingeniería inversa.

CIP-2021GG06G06FG06F 21/00G06F 21/75[3] › mediante la inhibición de la circuitería de análisis o operación, p. ej.:, para contrarrestar la ingeniería inversa.

G FISICA.

G06 CALCULO; CONTEO.

G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 21/00 Disposiciones de seguridad para la protección de computadores, sus componentes, programas o datos contra actividades no autorizadas.

G06F 21/75 · · · mediante la inhibición de la circuitería de análisis o operación, p. ej.:, para contrarrestar la ingeniería inversa.

CIP2021: Invenciones publicadas en esta sección.

Procedimiento para proteger datos relevantes para la seguridad en una memoria caché.

(14/08/2019). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: HEINTEL, MARKUS, ASCHAUER,HANS.

Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad de una memoria general en la memoria caché, que presenta: - fijación de parámetros de ofuscación; - determinación de una primera dirección de bloque caché de una dirección de memoria de la memoria general, en la que están archivados los datos relevantes para la seguridad ; - generación de una primera dirección de bloque caché modificada para un primer bloque caché con una función de generación, utilizando el parámetro de ofuscación y la primera dirección de bloque caché y - memorización de la copia de los datos relevantes para la seguridad utilizando la primera dirección de bloque caché modificada en una primera línea caché del primer bloque caché y en el que los parámetros de ofuscación se modifican mediante una solicitud de interrupción.

PDF original: ES-2754266_T3.pdf

Procedimiento de prueba de circuitos de criptografía, circuito de criptografía asegurado adecuado para ser probado y procedimiento de cableado de tal circuito.

(27/03/2019). Solicitante/s: Institut Mines-Telecom. Inventor/es: DANGER,Jean-Luc, GUILLEY,Sylvain.

Procedimiento de prueba de un circuito de criptografía que integra un secreto y que consta de registros y de puertas lógicas interconectadas por un conjunto de nodos, caracterizado porque dicho procedimiento efectúa un análisis diferencial de consumo (DPA) que consta de: - una fase de adquisición de mediciones de trazas de consumo al nivel de todos los nodos que funcionan como vectores de señales de prueba a la entrada del circuito; - una fase de análisis de la tasa de actividad de cada nodo a partir de las mediciones de trazas de consumo, considerándose un nodo en buen funcionamiento cuando su actividad es de acuerdo con un modelo de predicción de actividad.

PDF original: ES-2731591_T3.pdf

Procedimiento de protección de circuitos de criptografía programable y circuito protegido por dicho procedimiento.

(13/02/2019) Procedimiento de protección de un circuito de criptografía programable, utilizando dicho procedimiento unas puertas a su vez compuestas por células basadas en memoria que definen la función lógica de cada célula, estando configurado el circuito de manera que integra una red diferencial adecuada para efectuar cálculos sobre variables binarias compuestas de pares de señales, incluyendo la red diferencial una primera red de células que realizan unas funciones lógicas (T) sobre la primera componente de los pares y una segunda red de células duales que funcionan en lógica complementaria (F) sobre la segunda componente de los pares, incluyendo una etapa de cálculo una fase de precarga que pone las variables en…

Detección de espionaje (snooping) entre los elementos de silicio en un circuito.

(17/10/2018) Un circuito electrónico con protección contra la interceptación, que comprende: un primer elemento de circuito incrustado en el circuito electrónico ; un segundo elemento de circuito incrustado en el circuito electrónico ; una primera línea de conexión entre el primer elemento de circuito y el segundo elemento de circuito; una primera unidad de vigilancia en el primer elemento de circuito para medir la capacidad eléctrica de la primera línea de conexión entre el primer elemento de circuito y el segundo elemento de circuito; en donde la primera unidad de vigilancia está configurada para identificar un cambio en la capacidad eléctrica de la primera línea de conexión y para emprender acciones para prevenir una interceptación en respuesta a la identificación de un cambio y caracterizado…

Método de protección para información de datos relativos a un dispositivo electrónico y su circuito de protección.

(25/04/2018) Un circuito para proteger información de datos de un equipo electrónico, que comprende un procesador y un dispositivo electrónico conectado con el procesador a través de una línea de señales , en donde dicho circuito para proteger información de datos comprende, además, un módulo de detección de capacitancia conectado eléctricamente con la línea de señales , teniendo el módulo de detección de capacitancia un extremo de detección conectado con la línea de señales y un extremo de salida de pulsos conectado con el procesador ; en donde cuando se realiza la detección de encendido en el equipo electrónico por primera vez, una señal de pulsos, formada por la capacitancia parásita de la línea de señales , junto con el módulo de detección de capacitancia , se transmite…

Criptoprocesador con protección de datos mejorada.

(18/04/2018) Circuito electrónico realizado de manera integrada, que comprende: una primera memoria RAM de almacenamiento de datos; una segunda memoria RAM en la que se almacena una clave, encriptándose dichos datos poniendo en práctica dicha clave; un módulo de tratamiento adaptado para realizar una operación de borrado de la primera memoria RAM; y un terminal de acceso (B4) unido al módulo de tratamiento y destinado a recibir una primera señal de alimentación (VDD_BU) proporcionada por una primera fuente de alimentación (P, C1) externa al circuito electrónico, en el que una segunda fuente de alimentación (C2) integrada en el circuito electrónico está adaptada para proporcionar una segunda señal de alimentación (VAl) al módulo de tratamiento, estando el módulo de tratamiento adaptado para detectar…

Dispositivo de protección, terminal de pago electrónico y cabeza del lectura magnética correspondientes.

(04/04/2018). Solicitante/s: Ingenico Group. Inventor/es: DELORME, JEAN-JACQUES.

Dispositivo de protección que incluye medios de detección de un cortocircuito entre al menos dos ramas de salida de una cabeza de lectura magnética, caracterizado por que cada una de dichas ramas es apta para conducir una señal leída por dicha cabeza de lectura en una pista de una tarjeta magnética y por que dichos medios de detección son aptos para detectar un cortocircuito e incluyen medios de comparación de una señal tomada en dichas ramas de salida con al menos una primera señal de referencia y por que dichos medios de detección incluyen medios de superposición de una componente continua a al menos una señal generada por dicha cabeza de lectura en al menos una de dichas ramas de salida.

PDF original: ES-2673204_T3.pdf

Método para asegurar la ejecución de un programa contra ataques por radiación u otros.

(05/04/2017). Solicitante/s: GEMALTO SA. Inventor/es: GIRAUD, NICOLAS, RAINSARD,STÉPHANE.

Método para asegurar la ejecución de un programa en un conjunto electrónico que incluye medios de procesamiento de datos y medios de almacenamiento de datos contra ataques por radiación, flash, luz, láser ó fallo, caracterizado porque consiste en comprobar la ejecución de cada instrucción de al menos una parte de dicho programa realizando durante la ejecución de dicha parte un cálculo que utiliza valores predeterminados, dependiendo de o asociado con cada una de dichas instrucciones y comparando el resultado obtenido con un valor precalculado, y activando una acción de detección de anomalía si se encuentra una diferencia.

PDF original: ES-2648121_T3.pdf

Procedimiento de enmascaramiento del paso al fin de la vida útil de un dispositivo electrónico y dispositivo que comprende un módulo de control correspondiente.

(09/07/2014) Procedimiento de enmascaramiento del paso al fin de la vida útil de un dispositivo electrónico que comprende un microprocesador, una memoria viva, una memoria muerta, una memoria no volátil reprogramable que contiene una variable de estado del fin de la vida útil del dispositivo electrónico gestionada por un módulo de control y un puerto de entrada / salida, comprendiendo el citado procedimiento las etapas siguientes: - cargar (A) en la memoria viva, a partir de la citada memoria no volátil, el valor (FdVE) de la citada variable de estado del fin de la vida útil; y, previamente a la ejecución de cualquier orden común por el citado microprocesador; - verificar (B) el valor de la citada variable de estado del fin…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .