(27/02/2013) Un dispositivo de microprocesador de n bits que comprende: una unidad central de procesamiento de n bits (CPU); una pluralidad de registros de funciones especiales y de registros de proposito general con los que seestablece una correlacion en memoria con una pluralidad de bancos, en el que los registros de funcionesespeciales comprenden por lo menos dos registros de direccion de memoria indirecta de 16 bits a losque puede acceder dicha CPU a traves de todos los bancos; una unidad de acceso a banco para acoplar dicha CPU con uno de dicha pluralidad de bancos; una memoria de datos acoplada con la CPU; y una memoria de programa acoplada con la CPU, en el que dichos registros de direccion de memoria indirecta pueden accionarse para acceder…

(09/06/2011) Un procedimiento para controlar el paralelismo de operaciones en un procesador de datos en paralelo, que comprende: monitorizar una o más condiciones en relación con el procesamiento llevado a cabo por el procesador de datos en paralelo; cuando la una o más condiciones monitorizadas se correspondan con un primer estado, ejecutar una o más instrucciones en paralelo en dos elementos de procesamiento en paralelo del procesador de datos en paralelo, proporcionando una ruta de datos con un primer ancho: y cuando la una o más condiciones monitorizadas se correspondan con un segundo estado, ejecutar una o más instrucciones en paralelo en el primero de los dos elementos de procesamiento en paralelo, de manera que se procesen los datos de un segundo ancho de banda…

(13/01/2011) Un aparato en un microprocesador para ejecutar las instrucciones nativas que se proporcionan directamente al microprocesador a través de un canal principal de instrucciones externas, el aparato que comprende: la lógica de traducción de instrucciones, configurada para recuperar las macroinstrucciones proporcionadas a través del canal principal de instrucciones externas, y configurado para traducir cada una de dichas macroinstrucciones en instrucciones nativas asociadas para la ejecución, en donde, si se recupera una primera forma de una primera macroinstrucción, dicha lógica de traducción de instrucciones dirige el microprocesador a habilitar un modo de desviación nativo e indica tal mediante la afirmación de un primer bit dentro de un registro de…

(16/12/2004) Un sistema para dar órdenes a un procesador de datos, el sistema incluye una raíz de instrucción que tiene un campo de selección de operación para seleccionar una operación que vaya a ser realizada por dicho procesador de datos y un prefijo de instrucción. El prefijo de instrucción tiene un campo seleccionado del grupo de un campo de ejecución condicional para seleccionar una condición bajo la que un procesador de datos realizará una operación seleccionada, un campo de modificación de longitud de operando para modificar la operación seleccionada que se vaya a realizar sobre un operando que tenga una longitud diferente, un campo de grupo de instrucción para seleccionar una longitud de un grupo de…

(16/07/2000) EN UN SISTEMA DE ORDENADOR CON UN PROCESADOR RISC QUE UTILIZA INSTRUCCIONES DE 32 BITS, CIERTAS INSTRUCCIONES SE ALMACENAN EN FORMA COMPRIMIDA DE 16 BITS Y SE EXPANDEN PARA SU USO POR EL PROCESADOR, REDUCIENDO EL TIEMPO DE ACCESO. UNA INSTRUCCION ES EXTRAIDA DE LA MEMORIA (POR MEDIO DEL BUS ) POR MEDIO DE UN CONJUNTO DE MEMORIAS INTERMEDIAS (11-1 A 11-4) QUE SON CARGADAS SECUENCIALMENTE CON PALABRAS DE 8 O DE 16 BITS. EL FORMATO DE LAS INSTRUCCIONES INCLUYE UN CAMPO DE CONDICION EN SU PRIMERA PALABRA, QUE DEFINE LA CONDICION PARA EJECUTAR LA INSTRUCCION. UN CODIGO NV (=NEVER) EN ESE CAMPO INDICA QUE LA INSTRUCCION NO SE VA A EJECUTAR; ESTE CODIGO (QUE NO SE UTILIZA NORMALMENTE) SE UTILIZA…