CIP 2015 : H01L 23/538 : estando la estructura de interconexión entre una pluralidad de chips semiconductores situada en el interior o encima de sustratos aislantes.

CIP2015HH01H01LH01L 23/00H01L 23/538[2] › estando la estructura de interconexión entre una pluralidad de chips semiconductores situada en el interior o encima de sustratos aislantes.

H SECCION H — ELECTRICIDAD.

H01 ELEMENTOS ELECTRICOS BASICOS.

H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctrica en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).

H01L 23/00 Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido (H01L 25/00 tiene prioridad).

H01L 23/538 · · estando la estructura de interconexión entre una pluralidad de chips semiconductores situada en el interior o encima de sustratos aislantes.

CIP2015: Invenciones publicadas en esta sección.

Sustrato de pastilla embebida con taladro posterior.

(01/07/2020) Un dispositivo, que comprende: un sustrato que tiene un primer lado y un segundo lado opuesto, en el que el sustrato es un sustrato central que incluye una capa conductora , una primera capa dieléctrica adyacente a una primera superficie de la capa conductora y una segunda capa dieléctrica adyacente a una segunda superficie opuesta de la capa conductora ; una cavidad definida dentro del sustrato , en el que: la cavidad carece de la primera capa dieléctrica y la capa conductora , y un suelo de la cavidad está definido por la segunda capa dieléctrica ; una pastilla acoplada al suelo de la cavidad , teniendo la pastilla una placa conductora en un lado de la pastilla distal al suelo de la cavidad…

Sistemas en paquetes.

(19/02/2020) Un sistema en paquete que comprende: un portador ; un primer chip encima de dicho portador , en el que dicho primer chip comprende un primer sustrato semiconductor que tiene un grosor de entre 1 y 50 micrómetros, una primera capa metálica (34 o 26) debajo de una superficie inferior de dicho primer sustrato semiconductor , y una primera capa dieléctrica debajo de dicha superficie inferior de dicho primer sustrato semiconductor y encima de dicha primera capa metálica (34 o 26); un segundo chip encima de dicho portador , en el que dicho segundo chip comprende un segundo sustrato semiconductor que tiene una superficie superior (58s) sustancialmente coplanaria con una superficie superior (58s) de dicho primer sustrato semiconductor , en el que dicho segundo chip está separado de dicho primer chip ; un material de relleno…

Disposición de circuito de semiconductor.

(29/01/2020) Disposición de circuito de semiconductor , que presenta - al menos dos módulos de medio puente con respectivamente una conexión de tensión alterna , una conexión de tensión continua negativa y una conexión de tensión continua positiva , donde cada módulo de medio puente presenta dos superficies longitudinales opuestas, que esencialmente se extienden de forma paralela con respecto a una conexión desde una de las conexiones de tensión continua hacia la conexión de tensión alterna , y dos superficies laterales opuestas, de las cuales una se sitúa más cerca con respecto a la conexión de tensión alterna y forma una superficie…

Sustrato para circuito electrónico de potencia y módulo electrónico de potencia que utiliza dicho sustrato.

(25/06/2019). Solicitante/s: ALSTOM Transport Technologies. Inventor/es: SAIZ, JOSE, MARTIN, NATHALIE, BOURSAT,BENOIT, DUTARDE,EMMANUEL, SOLOMALALA,PIERRE.

Sustrato para circuito electrónico de potencia que comprende una oblea de material eléctricamente aislante, teniendo dicha oblea una cara que soporta una o varias pistas conductoras conectadas directamente a uno o varios componentes electrónicos de potencia , obteniéndose dichas pistas conductoras mediante metalización delgada, con un espesor de dicha cara inferior a 150 μm , caracterizado porque la cara inferior de la oblea comprende ranuras que forman canales en los que fluye un fluido de enfriamiento.

PDF original: ES-2717849_T3.pdf

Estructura de protección para el aislamiento de señal y procedimiento para su fabricación.

(01/05/2019) Un procedimiento de fabricación de una estructura de protección eléctrica para proporcionar el aislamiento de señal que comprende las etapas de: proporcionar un sustrato que tiene una superficie de montaje que comprende un primer área para alojar al menos un componente electrónico; e implementar la estructura de protección eléctrica, incluyendo la estructura de protección eléctrica uno o más proyecciones eléctricamente conductoras sobre el sustrato, la una o más proyecciones eléctricamente conductoras que se extienden en forma transversal a la superficie de montaje del sustrato; la una o más proyecciones eléctricamente conductoras incluyen una o más estructuras tipo pared; la una o más estructuras tipo pared son alargadas paralelas a la superficie de montaje; en el que: la una o más proyecciones eléctricamente…

Contactos eléctricos galvanizados para módulos solares.

(22/03/2019) Un método de galvanizado para la fabricación de contactos eléctricos en un módulo solar , comprendiendo el método, en este orden, las etapas de (i) proporcionar un panel de células solares montado sobre un sustrato de soporte , las células solares separadas entre sí por una separación horizontal , que tiene una superficie expuesta que comprende al menos una zona de contacto en cada célula solar, y en donde las células solares son células solares de contacto posterior a base de silicio, (ii) depositar un protector antigalvánico sobre la superficie expuesta del panel de células solares y la separación horizontal entre las células solares, (iii) formar al menos primera y segunda aberturas en el protector antigalvánico, en donde las segundas aberturas están formadas para…

Método para apilar circuitos integrados conectados en serie y dispositivo multichip fabricado a partir del mismo.

(18/06/2014) Dispositivo multichip que incluye un par apilado de chips de circuito integrado, comprendiendo el dispositivo: un chip superior que presenta: uno o más terminales para señales de entrada (A3 a A6) para su conexión con señales de entrada externas; uno o más terminales para señales de conexión común (A1, A2, B1, B2), estando dispuesto cada terminal para señales de conexión común simétricamente en torno a una línea central del chip superior con respecto a un terminal duplicado para señales de conexión común; uno o más terminales para señales de salida (B3 a B6) dispuestos simétricamente en torno a la línea central del chip superior con respecto a unos terminales respectivos para señales de entrada; un chip inferior que tiene una disposición de terminales para señales sustancialmente idéntica a la del chip superior, estando invertida la…

Método de fabricación de puentes eléctricos adecuados para fabricación en masa carrete a carrete.

(14/05/2014) Un método para fabricar carrete a carrete de puentes eléctricos o conductores eléctricos, en donde sobre un sustrato elaborado de material eléctricamente aislante se modela un patrón conductor desde el material electroconductor, tal como lámina de metal, por lo menos una lengüeta de tira elaborada de dicho material electroconductor, del cual un lado se adhiere al patrón conductor , se pliega sobre el área del patrón conductor que se va a aislar eléctricamente desde la lengüeta de tira , y la lengüeta de tira se conecta de forma electroconductora a otra parte predeterminada del patrón conductor ,…

Procedimiento para la integración de al menos un componente electrónico en una placa conductora, así como la placa conductora.

(26/09/2012). Solicitante/s: AT ; S Austria Technologie ; Systemtechnik Aktiengesellschaft. Inventor/es: WEICHSLBERGER,GÜNTHER, KRIECHBAUM,ARNO, MORIANZ,MIKE, HASLEBNER,NIKOLAI, STAHR,JOHANNES, HARING,FRITZ, FREYDL,GERHARD, KOERTVELYESSY,ANDREA, BEESLEY,MARK, ZLUC,ANDREAS, SCHRITTWIESER,WOLFGANG.

Procedimiento para la integración de al menos un componente electrónico en una placa conductora, loque conlleva los siguientes pasos: - Aplicación de una capa a una placa conductora para sujetar el componente electrónico , - Aplicación de un adhesivo en una superficie de la capa , - Fijación del componente electrónico sobre la capa mediante el adhesivo , - Aplicación de al menos una capa conductora de electricidad en el componente , o en lasuperficie remota al adhesivo , y estructurado de la capa conductora de electricidad conforme a loscontactos del componente eléctrico y/o conforme al circuito impreso de la placa conductora, caracterizado porque en el lado del componente electrónico , remoto a la capa conductora deelectricidad, particularmente en el ámbito de la fijación del componente electrónico, se hace una apertura para disipar el calor y/o contactar el componente.

PDF original: ES-2392924_T3.pdf

METODO DE UTILIZACION PERMANENTE DE UN MATERIAL SEGUN UN EJE Z.

(01/06/2004). Ver ilustración. Solicitante/s: W.L. GORE & ASSOCIATES, INC.. Inventor/es: BUDNAITIS, JOHN J., LEONG, JIMMY.

LA PRESENTE INVENCION ESTA RELACIONADA CON UN SISTEMA Y UN METODO PARA REALIZAR EL EXAMEN DE FIABILIDAD DE LOS DISCOS DE SEMICONDUCTORES, Y PARTICULARMENTE, UN APARATO DE FRITADO MUY PLANO Y UN METODO PARA USARLO EN EL FRITADO NIVELADO DE DISCOS (WLBI), EL FRITADO DE MATRICES CUADRICULADAS (DDBI) Y EL FRITADO DE MATRICES EMPAQUETADAS (PDBI). EL SISTEMA DE FRITADO SE COMPONE DE UN SUSTRATO DE FRITADO DE BASE PLANA, UN MIEMBRO CONECTOR EN EL EJE Z TEMPORAL Y UNA HOJA DE CONTACTO NIVELADO DE DISCOS EN EL EJE Z CONECTADA ELECTRICAMENTE A OTRA PARA EXAMINAR DISCOS, MATRICES CUADRICULADAS, Y COMPONENTES ELECTRONICOS EMPAQUETADOS, SU MONTAJE Y USO.

MONTAJE EN CASCADA DE ETAPAS DE TRANSISTORES EN PARALELO REALIZADO EN CIRCUITO HIBRIDO.

(01/06/1994). Solicitante/s: GEC ALSTHOM SA. Inventor/es: CHAVE, JACQUES.

ESTE MONTAJE ES TAL QUE LAS PASTILLAS DE SEMICONDUCTORES QUE FORMAN LOS DIFERENTES TRANSISTORES DE ESTE MONTAJE ESTAN ORGANIZADAS EN MATRIZ CUYAS DIFERENTES COLUMNAS SON REALIZADAS SOBRE UNA PRIMERA RED DE PISTAS CONDUCTORAS Y SEPARADAS POR UNA SEGUNDA Y UNA TERCERA RED DE PISTAS CONDUCTORAS, DICHAS REDES ESTAN RESPECTIVAMENTE CONECTADAS A LOS DIFERENTES PLOTS DE CONEXION DE LAS PASTILLAS CONDUCTORAS.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .