CIP 2015 : G06F 1/10 : Distribución de las señales de reloj.

CIP2015GG06G06FG06F 1/00G06F 1/10[2] › Distribución de las señales de reloj.

Notas[t] desde G01 hasta G12: INSTRUMENTOS

G SECCION G — FISICA.

G06 COMPUTO; CALCULO; CONTEO.

G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 1/00 Detalles no cubiertos en los grupos G06F 3/00 - G06F 13/00 y G06F 21/00 (arquitecturas de computadores universales con programas grabados G06F 15/76).

G06F 1/10 · · Distribución de las señales de reloj.

CIP2015: Invenciones publicadas en esta sección.

Circuito integrado foto-repetido con compensación de retardos de propagación de señal, especialmente de señales de reloj.

(22/07/2020) Circuito integrado que comprende N patrones adyacentes, todos idénticos, que corresponden a N circuitos parciales adyacentes idénticos (C1, C2, C3) de rango i = 1 a i = N en el orden de sucesión geográfica de los circuitos parciales, comprendiendo cada circuito parcial una entrada de señal de reloj ascendente (EHAmi), una salida de señal de reloj descendente (SHAv) y una línea conductora principal (LP) que se extiende entre la entrada de señal de reloj ascendente (EHAmi) y la salida de señal de reloj descendente (SHAv) e introduce un retardo de propagación de duración T, estando la salida de la señal de reloj descendente (SHAv) de cada circuito parcial, excepto el de rango N, conectada directamente a la entrada de la señal…

Transmisión por multidifusión de velocidad variable para distribución del reloj en redes por paquetes.

(08/04/2020) El sistema que comprende: un nodo raíz en una red basada en paquetes que transmite una pluralidad de paquetes; un nodo intermediario acoplado al nodo raíz ; y una pluralidad de nodos hoja acoplados al nodo intermediario , en donde el nodo raíz , el nodo intermediario y la pluralidad de nodos hoja están dispuestos en una topología en árbol, en donde los paquetes se reciben en el nodo intermediario desde el nodo raíz a una velocidad de datos aguas arriba igual a una velocidad de datos requerida del nodo hoja con la velocidad de datos máxima, y en donde los paquetes se transmiten desde el nodo…

Dispositivo de protección contra fallas en circuitos de árbol de reloj.

(10/02/2016). Ver ilustración. Solicitante/s: Winbond Electronics Corp. Inventor/es: TASHER,NIR.

Un circuito integrado "CI", que comprende: Un circuito de árbol de reloj configurado para distribuir una señal de reloj en el circuito integrado; y un circuito de protección registrado por varias instancias de la señal de reloj que se muestrean en múltiples puntos de muestreo en el circuito árbol de reloj, en la que el circuito integrado se caracteriza porque: El circuito de protección se configura para detectar una falla en el circuito árbol de reloj en respuesta a una anomalía en una o más de las instancias de la señal de reloj; y El circuito de protección comprende una cascada de etapas de lógica que se registran por las instancias respectivas de la señal de reloj y un detector que está configurado para detectar la falla al identificar una desviación en la salida de la cascada desde una salida esperada.

PDF original: ES-2606693_T3.pdf

Aparato y método de compensación de desfase de reloj.

(19/02/2014) Circuito de sincronización para resincronizar datos desde un reloj de entrada a un reloj de salida, estando caracterizado el circuito porque presenta: un primer circuito de retención transparente que recibe los datos y se activa mediante impulsos de reloj por medio del reloj de entrada; un segundo circuito de retención transparente que recibe datos desde el primer circuito de retención transparente y se activa mediante impulsos de reloj por medio de un reloj de salida retardado, siendo el reloj de salida retardado una versión retardada del reloj de salida; y un circuito de retención de salida que recibe datos desde el segundo circuito de retención transparente…

Métodos y aparatos para la sincronización de señal de reloj en una configuración de dispositivos semiconductores conectados en serie.

(09/10/2013) Un aparato , que comprende: - un controlador del sistema ; y - una configuración de dispositivos semiconductores conectados en serie ; - estando adaptado el controlador del sistema para comunicar con dicha configuración, comprendiendo elcontrolador del sistema: - una salida configurada para proporcionar una primera señal de reloj a un primer dispositivo en laconfiguración; - una entrada configurada para recibir una segunda señal de reloj procedente de un último dispositivo en laconfiguración, correspondiendo la segunda señal de reloj a una versión de la primera señal de reloj que ha sidosometida a procesamiento mediante el sincronizador de reloj , por lo menos, en uno de los dispositivos en la configuración; - un detector…

CIRCUITO PARA DESPLAZAR LA FASE DE RELOJ SIN PASOS DE FORMA PROGRAMABLE.

(01/04/2006) Un circuito para desplazamiento de fase programable sin pasos de reloj, que comprende: - un divisor (DIVISOR) que recibe una referencia de reloj (CK_REF) y que genera dos fases de reloj desplazadas en 90o (CK_0, CK_90); y - un interpolador (INTERPOLADOR) que recibe las mencionadas dos fases de reloj desplazadas en 90o (CK_0, CK_90), y dos coeficientes (SEN_Ö, COS_Ö), y que suministra una señal de reloj de fase programable (CK_REF_Ö), el cual tiene un desplazamiento de fase con respecto a la mencionada referencia de reloj (CK_REF) que depende solamente de los mencionados dos coeficientes (SEN_Ö, COS_Ö); y caracterizado porque el mencionado divisor (DIVISOR) comprende: - un circuito de retardo (DEL) que recibe la mencionada referencia del reloj (CK_REF) y que suministra una señal de reloj retardado (CK_DEL); - un sumador (S1) y un…

CIRCUITO INTEGRADO CON AL MENOS DOS SISTEMAS DE PULSOS DE RELOJ.

(01/12/2003) Circuito integrado con al menos dos sistemas de pulsos de reloj, en los que el pulso de reloj correspondiente puede ser transmitido, a partir de una entrada de pulso de reloj (TE1, TE2), a través de árboles de pulsos de reloj (CT1, CT2, CT3), hacia elementos o bloques de conmutación (FFi) individuales, así como con al menos un conmutador (MU1, MU2, MU3) controlado, con cuya ayuda se puede aplicar, para estados de funcionamiento seleccionados, un único pulso de reloj común para todos los árboles de pulsos de reloj, estando conectada una unidad PLL (PL1) al menos aguas arriba de un primer árbol de pulsos de reloj (CT1, CT2) y estando conectada una salida de este árbol de pulsos de reloj con una entrada…

DISPOSICION DE CIRCUITO PARA LIBERACION DE PERTURBACION DE UNA SEÑAL DE MARCOS DE IMPULSOS.

(16/01/1998). Solicitante/s: SIEMENS AG. Inventor/es: PREY, GERHARD, ING.GRAD, LEITOL, STEFAN, DIPL.-ING.

LA SEÑAL DE MARCOS DE IMPULSO, QUE APARECE SEGUN UNA CANTIDAD PREVIAMENTE DADA DE IMPULSOS (CLK) DE INTERVALO, SE CEDE A PARTIR DE UN CONTADOR (CT), QUE SE CONECTA POSTERIORMENTE POR MEDIO DEL FLANCO DE CAIDA DE INTERVALO Y SUMINISTRA EN EL EXTREMO DE MARCO DE IMPULSOS UNA SEÑAL ADICIONADA A TRAVES DE UN MIEMBRO (VZ) DE RETARDO COMO SEÑAL DE RECUPERACION. SE HA PREVISTO ADEMAS UNA ETAPA (BK) DE BASCULACION BIESTABLE, QUE SE CONECTA CON EL FLANCO DE SUBIDA DEL INTERVALO. COMO SEÑAL DE ENTRADA SE ADICIONA LA SEÑAL DE SALIDA DEL CONTADOR. SU SEÑAL DE SALIDA ES LA SEÑAL DE MARCO DE IMPULSO LIBRE DE PERTURBACIONES (FSO).

DISPOSICION DE CIRCUITO PARA LIBERACION DE PERTURBACION DE UNA SUCESION DE IMPULSOS DE SEÑAL DE INTERVALO.

(16/01/1998). Solicitante/s: SIEMENS AG. Inventor/es: PREY, GERHARD, ING.GRAD, LEITOL, STEFAN, DIPL.-ING.

LA INVENCION SE REFIERE A UN CIRCUITO (G1, G2) DE APOYO, AL QUE SE GUIA UNA SUCESION (CLK) DE IMPULSOS DE INTERCALO Y QUE DISPONE DE UNA INTERCEPCION DE IMPULSO Y SE ELABORA EN EL SALTO DE POTENCIAL QUE APARECE EN EL EXTREMO DEL IMPULSO DE FORMA INDEPENDIENTE DE SU ALTURA REAL EN LA ALTURA DE AMPLITUD DE IMPULSO EN LA SALIDA DEL CIRCUITO. EL VALOR DE POTENCIAL OBTENIDO SE MANTIENE INDEPENDIENTE DE OTRO DESARROLLO DE POTENCIAL EN LA ENTRADA PARA UN TENSION DE TIEMPO DETERMINADA POR MEDIO DE UN MIEMBRO (VZ) DE RETARDO, HASTA LA ATENUACION EVENTUAL DE LAS PERTURBACIONES.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .