CIP-2021 : H03K 19/177 : dispuestos en forma matricial.
CIP-2021 › H › H03 › H03K › H03K 19/00 › H03K 19/177[3] › dispuestos en forma matricial.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 19/00 Circuitos lógicos, es decir, teniendo al menos dos entradas que actúan sobre una salida (circuitos para sistemas de computadores que utilizan la lógica difusa G06N 7/02 ); Circuitos de inversión.
H03K 19/177 · · · dispuestos en forma matricial.
CIP2021: Invenciones publicadas en esta sección.
Sistemas y métodos para configurar un SOPC sin necesidad de utilizar una memoria externa.
(24/06/2020). Solicitante/s: Altera Corporation. Inventor/es: HOOI,WOI JIE, CHOE,KOK HENG.
Un circuito integrado que comprende:
una estructura de FPGA; y
una interfaz de comunicación;
en el que el circuito integrado está adaptado para:
durante una primera etapa de inicialización, recibir datos de configuración de la interfaz a través de un primer enlace de comunicación; y configurar la interfaz de comunicación utilizando los datos de configuración de la interfaz para establecer un segundo enlace de comunicación con un dispositivo anfitrión exterior al dispositivo de circuito integrado; y
durante una segunda etapa de inicialización, configurar inicialmente al menos una parte de la estructura de FPGA utilizando datos recibidos a través del segundo enlace de comunicación.
PDF original: ES-2818523_T3.pdf
Componente lógico programable, circuito de formación de claves y procedimiento para proporcionar una información de seguridad.
(11/12/2019). Solicitante/s: Siemens Mobility GmbH. Inventor/es: FALK,RAINER, MERLI,DOMINIK.
Componente lógico programable, que se configura por un flujo de bits , donde mediante el flujo de bits se configura un circuito de formación de claves , que genera de manera determinista una información de seguridad (K), que se refiere a una clave criptográfica, en el tiempo de ejecución, donde la información de seguridad (K) de una unidad criptográfica se puede proporcionar como parámetro de entrada, y donde la generación de la información de seguridad (K) se realiza utilizando los datos de inicialización que están contenidos en el flujo de bits.
PDF original: ES-2777526_T3.pdf
Circuito integrado digital protegido contra errores transitorios.
(09/10/2019). Solicitante/s: THALES. Inventor/es: OSTER,YANN NICOLAS PIERRE, BARRES,LOÏC PIERRE.
Circuito integrado digital que comprende un conjunto lógico que comprende un bloque lógico funcional, una unidad lógica de detección de errores transitorios que afectan al bloque lógico funcional, una memoria FIFO de entrada para alimentar de muestras el bloque lógico funcional, una memoria FIFO de salida para recibir muestras en la salida del bloque lógico funcional, una memoria de buffer alimentada de muestras por la memoria FIFO de entrada, y una unidad lógica de control apta para controlar, el acceso de lectura en la memoria FIFO de entrada y el acceso de escritura en la memoria FIFO de salida y configurada para, cuando se detecta un error por la unidad lógica de detección de errores transitorios, reinicializar la unidad lógica de detección de errores transitorios y el bloque lógico funcional, suspender el acceso de escritura en la memoria FIFO de salida y conmutar la entrada del bloque lógico funcional hacia la salida de la memoria de buffer.
PDF original: ES-2764990_T3.pdf
Componente de procesamiento electrónico enchufable modular y sistema de procesamiento distribuido formado a partir del mismo.
(10/04/2019). Solicitante/s: MRS Corporate, Inc. Inventor/es: HOFFMANN, FRANZ.
Un componente de procesamiento electrónico modular enchufable que comprende:
una carcasa que tiene un conjunto de terminales conductores que se extienden desde la misma,
donde cada terminal del conjunto de terminales conductores está dimensionado y espaciado para encajar en un enchufe de terminal correspondiente de un módulo de distribución ; y
circuitos programables contenidos dentro de la carcasa, en el que los circuitos programables comprenden:
un procesador ;
una interfaz de bus acoplada comunicativamente al procesador, la interfaz de bus operativa para interconectar el componente de procesamiento electrónico modular enchufable a un bus conectado a través del módulo de distribución, en el que la interfaz de bus está acoplada a un primer subconjunto de los terminales conductores; y
una entrada-salida configurable acoplada a un segundo subconjunto de los terminales conductores.
PDF original: ES-2734999_T3.pdf
Matriz de puertas programable por campo que comprende una pluralidad de bloques funcionales y dispositivo de control para una central eléctrica.
(21/12/2016) Matriz de puertas programable por campo que comprende:
una pluralidad de bloques funcionales (10a-d, 20, 30, 110a-h, 120a-d, 130a-d, 210a-e, 410a, 410b) que comprende al menos uno de los bloques funcionales al menos una función (12a-d, 412a, 412b), usando al menos una de las funciones un parámetro , donde los bloques funcionales están adaptados para realizar al menos una función en una fase de cálculo; caracterizada por:
un transportador de datos que comprende una pluralidad de ranuras de datos , donde cada bloque funcional (10a-d, 20, 30, 110a-h, 120a-d, 130a-d, 210a-e, 410a, 410b) está adaptado, en una fase de transferencia de datos, para recibir datos de entrada de una o más primeras ranuras predefinidas y/o para proporcionar datos de salida en una o más…
Células de lógica configurable.
(30/11/2016). Solicitante/s: MICROCHIP TECHNOLOGY INCORPORATED. Inventor/es: STEEDMAN,SEAN, DELPORT,VIVIEN, ZDENEK,JERROLD S, KILZER,KEVIN LEE, LUNDSTRUM,ZEKE, DUVENHAGE,FANIE.
Un procesador, que comprende:
un núcleo de unidad de procesamiento central (CPU), en particular un núcleo de CPU RISC;
una pluralidad de periféricos , incluyendo la pluralidad de periféricos uno o más periféricos de célula de lógica configurable, en el que el periférico de célula de lógica configurable está operando de manera independiente del núcleo de la CPU, en el que cada uno del uno o más periféricos de célula de lógica configurable comprende un registro de configuración asociado y en el que una pluralidad de bits en dicho registro de configuración asociado determina una función lógica de una célula de lógica asociada proporcionada mediante un bloque de función lógica, en el que cada bloque de función lógica tiene una pluralidad de entradas lógicas y una única salida lógica y una entrada de control de modo acoplada con dicha pluralidad de bits del registro de configuración asociado.
PDF original: ES-2617318_T3.pdf
Lógica programable por software utilizando dispositivos magnetorresistivos de par de transferencia de espín.
(11/09/2013) Una formación lógica programable, que comprende
una pluralidad de dispositivos de empalme de túnel magnético, MTJ, de par de transferencia deespín, dispuestos en una formación; y
una pluralidad de fuentes programables acopladas con los correspondientes dispositivos MTJ para cambiar la polaridad de una capa libre de cada dispositivo MTJ ,
caracterizada porque:
un primer grupo de los dispositivos MTJ están dispuestos en columnas y filas de un plano deentrada,
un segundo grupo de los dispositivos MTJ están dispuestos en al menos una columna de un plano de salida, y el plano de entrada y el plano de salida están combinados para formar unafunción lógica basada…
lógica programable por software utilizando dispositivos magnetorresistivos de par de transferencia por rotación.
(25/07/2012) Una matriz lógica programable, que comprende
una pluralidad de dispositivos de unión de túnel magnético de par de transferencia por rotación, MTJ, dispuestos en una matriz; y
una pluralidad de fuentes programables acopladas a los correspondientes dispositivos MTJ para cambiar la polaridad de una capa libre de cada dispositivo MTJ ,
en la cual un primer grupo de dispositivos MTJ están dispuestos en columnas y filas de un plano deentrada ,
en la cual un segundo grupo de los dispositivos MTJ están dispuestos en al menos una columna deun plano de salida , y una salida de cada fila del plano de entrada está acoplada a un dispositivoMTJ de la al menos una columna del planos de salida , y
en el cual el plano de entrada y el plano salida están combinados para formar una…
Dispositivo y procedimiento para limitar amplitudes parásitas.
(13/04/2012) Dispositivo para limitar amplitudes parásitas en formas de onda de señal , alimentadas a la entrada del dispositivo , a valores umbral determinados dinámicamente y ajustables respecto de una forma de onda de señal media , con al menos una primera entrada y una salida , comprendiendo el dispositivo bloques de formación de valores medios para formar dos valores medios ( SPOS o SNEG) de una forma de onda de señal durante un intervalo de tiempo, un bloque de formación de valor absoluto para formar un valor absoluto | SNEG| del valor medio negativo ( SNEG), un bloque de toma de decisión para seleccionar el menor de los dos valores medios ( SPOS; |SNEG|), un bloque de compensación para generar…
DISPOSITIVO FERROELECTRICO DE TRATAMIENTO DE DATOS.
(01/02/2005) En un dispositivo de procesamiento de datos ferroeléctrico para el procesamiento y/o almacenamiento de datos con direccionamiento pasivo o eléctrico se usa un medio de transporte de datos en forma de película fina de material ferroeléctrico que con un campo eléctrico aplicado se polariza para determinar los estados de polarización o conmutación entre ellos y se proporciona como una capa continua en o adyacente a unas estructuras de electrodos con forma de matriz. Un elemento lógico se forma en la intersección entre un electrodo x y un electrodo y de la matriz de electrodos. El elemento lógico se direcciona aplicando a los electrodos un voltaje mayor que el campo coercitivo del material ferroeléctrico. Dependiendo del estado de polarización y la forma del bucle de histéresis del material ferroeléctrico se obtiene una detección…
RED LOGICA PROGRAMABLE INTEGRADA.
(01/11/1994). Solicitante/s: BULL S.A.. Inventor/es: NEU, GEORGES.
CADA PUNTO DE PROGRAMACION DE LA RED LOGICA PROGRAMABLE CONFORME AL INVENTO ESTA HECHO POR UN TRANSISTOR DE EFECTO DE CAMPO (N1), CUYA REJILLA Y DRENAJE ESTAN RESPECTIVAMENTE CONECTADAS A LAS LINEAS DE ENTRADA (LX) Y DE SALIDA (LY) Y CUYA FUENTE ESTA UNIDA, POR UNA PARTE, AL POTENCIAL DE REFERENCIA POR INTERMEDIO DEL TRAYECTO DRENAJE FUENTE DE UN SEGUNDO TRANSISTOR DE EFECTO DE CAMPO (N2) QUE TIENE SU REJILLA CONECTADA A LA LINEA DE SALIDA (LY) Y POR OTRA PARTE, A LA BASE DE UN TRANSISTOR BIPOLAR (Q) QUE TIENE SU TRAYECTO EMISOR-COLECTOR DISPUESTO ENTRE UNA LINEA DE MASA (LG) Y DICHA LINEA DE SALIDA (LY). UNA RED CONFORME AL INVENTO TIENE UNA VELOCIDAD DE FUNCIONAMIENTO ACRECENTADA Y PUEDE APLICARSE EN UNA MEMORIA MUERTA O EN CIRCUITOS PLA.
UNA FORMACION LOGICA PROGRAMABLE CMOS.
(16/04/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: MOY, THOMAS HON.
UNA FORMACION LOGICA PROGRAMABLE INCLUYE UN NIVEL DINAMICO AND Y UN NIVEL OR UTILIZANDO DISPOSITIVOS DE CARGA REGISTRADA (M17...M20). EL ESTADO DE ALTO VOLTAJE DE PRECARGA EN EL NIVEL AND SITUA LAS LINEAS LOGICAS EN EL NIVEL OR (O0...O3) EN UN ESTADO DE BAJO VOLTAJE DURANTE LA PRECARGA. LAS LINEAS LOGICAS OR PUEDEN ENTONCES SER EMPUJADAS A UN ALTO NIVEL DURANTE LA OPERACION DE DECODIFICACION. UN RELOJ SIMPLE TIENE UN PASO DE RETARDO (AR) QUE PUEDE SER UTILIZADO PARA CONTROLAR LA PRECARGA Y DECODIFICAR OPERACIONES DEL PLA.
UN MODULO DE CONMUTACION ELECTRONICA.
(01/01/1976). Solicitante/s: STANDARD ELECTRICA, S.A..
Resumen no disponible.