(30/04/2019) Un procedimiento de desmodulación de datos, dicho procedimiento que comprende: proporcionar una primera señal de entrada que comprende una palabra de datos transmitidos; procesar dicha primera señal de entrada con un desmodulador de clave de cambio de fase diferencial para obtener a partir de dicha primera señal de entrada un primer conjunto de primeros valores de información de decisión fácil correspondientes a posiciones de índice de bits en dicha palabra de datos transmitidos; proporcionar una segunda señal de entrada; procesar dicha segunda señal de entrada con un desmodulador de clave de cambio de fase diferencial para obtener a partir de dicha segunda señal de…

(31/05/2017) Un aparato receptor que comprende: un dispositivo de desintercalado configurado para recibir una señal (Sa) de datos codificados LDPC en conjuntos de N elementos de datos, donde N puede variar de trama a trama, representando dicho LDPC el Control de Paridad de Baja Densidad y estando además el dispositivo de desintercalado configurado para llevar a cabo un proceso de desintercalado sobre la señal de datos (Sa) que ha sufrido un proceso de intercalado, mediante el uso de una memoria que tiene un número de columnas "a" igual a un número máximo de elementos de datos en cada conjunto; y un dispositivo de control configurado…

(17/05/2017) Un aparto de decodificación para decodificar palabras de código codificadas con Comprobación de Paridad de Baja Densidad, LDPC, que comprende: una unidad de decodificación para decodificar una palabra de código LDPC en base a una matriz de comprobación de paridad, la palabra de código LDPC que tiene una longitud de código de N ≥ 64.800 bits y que se ha codificado según una tasa de codificación de r ≥ 2/3 usando la matriz de comprobación de paridad; en donde la matriz de comprobación de paridad incluye una matriz de información HA M x K y una matriz de paridad HT M x M que es una parte que corresponde a bits de paridad de la palabra de código LDPC, donde K ≥ Nr ≥ N-M ≥ 43.200, y una longitud de paridad de M ≥ 21.600; la matriz de paridad HT que tiene una estructura de escalera, en la que los elementos…

(25/05/2016) Un nodo de la red de acceso radio RAN operable para notificar una congestión del plano de usuario UPCON, teniendo el nodo RAN una circuitería computacional configurada para: recibir , desde una Red Troncal CN, un elemento de información IE que incluye información de Control de Políticas y Tarificación PCC asociada a UPCON; identificar la localización de un evento de UPCON, en el nodo RAN, basándose en un disparador de notificación de evento de UPCON incluido en la información de PCC asociada a UPCON; y notificar la Información de Congestión de la Red de Acceso Radio RCI sobre el evento de UPCON a uno o más elementos de red en la CN; caracterizado…

(18/05/2016) Un procedimiento para reconstrucción de video siguiendo descodificación de corrección de errores hacia delante en la capa de aplicación, AL-FEC, , comprendiendo el procedimiento: recibir una serie de bloques de símbolos , donde por lo menos un bloque de símbolos recibido comprende un bloque de símbolos recuperado parcialmente, cada bloque de símbolos comprende codificación AL-FEC de un correspondiente bloque de símbolos fuente que tiene una serie de símbolos fuente; determinar cuándo un descodificador AL-FEC no se puede utilizar para descodificar satisfactoriamente por lo menos uno de los bloques de símbolos fuente a partir de la serie de bloques de símbolos recibidos ; para cada descodificación de bloque de símbolos no satisfactoria, determinar cuándo la serie de símbolos fuente codificados con AL-FEC…

(02/03/2016) Un método de intercalación realizado mediante un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, 5 siendo T un número entero mayor de 1, usándose el método de intercalación para aplicar permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial a partir de la palabra de código, consistiendo la palabra de código en N bloques…

(20/08/2014) Un método de procesamiento de transmisión que comprende: una etapa de codificación para codificar bits de información en una palabra de código de acuerdo con un código de comprobación de paridad de baja densidad con tasa de código de 7/15 y una longitud de palabra de código de 16200, el código de comprobación de paridad de baja densidad se muestra en la Tabla 1-1: una etapa de intercalación de bits para realizar intercalación de paridad e intercalación de columnas-filas en bits de la palabra de código obtenida en la etapa de codificación, realizándose la intercalación de columnas-filas con o sin giro; una etapa de demultiplexación de bit-a-celda para demultiplexar una secuencia de bits intercalados en la etapa de intercalación de…

(19/03/2014) Un descodificador para descodificar un código de reacción en cadena, con una pluralidad de símbolos de salida y una pluralidad de símbolos de origen, en el cual cada símbolo de salida está asociado a uno o más símbolos de origen, y siendo los códigos de reacción en cadena tales que un símbolo de origen puede ser descodificado a partir de un símbolo de salida de grado uno, y la descodificación de un símbolo de origen reduce los grados de los símbolos de salida que están asociados a ese símbolo de origen descodificado, y teniendo el código de reacción en cadena una pluralidad de símbolos de salida de múltiples etapas y dicha pluralidad de símbolos de origen, comprendiendo cada uno de los símbolos de salida…

(25/12/2013) Unidad de comunicaci6n inalambrica que oamprende: medios para generar datos para la transmision a una segunda unidad de comunicación; medios para codificar los datos utilizando un codec seleccionado de una pluralidad de codecs , en el que cada uno de la plurafidad de codecs este asociado a una velocidad de datos; medios para a correccien de errores hacia adelante, FEC, que codifican los datos coclificados segen un tipo seleccionado de codificacien FEC; medios para modular los datos codificados FEC segen un esquema de modulacion seleccionado; medios para transmitir los datos codificados FEC modulados a la segunda unidad de comunicacion en al menos un segmento de tiempo en una trama de acceso mOltiple por distribucion en el tiempo TDMA, caracterizada por medios…

(25/12/2013) Un procedimiento de descodificación de una secuencia de símbolos de entrada a partir desímbolos de salida recibidos, transportados en forma codificada por un canal de comunicación, siendo laforma codificada de acuerdo a un código de reacción en cadena, comprendiendo el procedimiento: almacenar una pluralidad de símbolos de salida recibidos, que han sido transportados por el canal de comunicación,teniendo cada símbolo de salida recibido un grado de uno o más, en donde el grado de un símbolo de salida representa elnúmero de símbolos de entrada a los cuales está asociado un símbolo de salida, y siendo el símbolo de salida…

(18/12/2013) Un procedimiento de descodificación de símbolos de origen a partir de símbolos desalida codificados por reacción en cadena, en el cual los símbolos de salida son generados en un codificador por reacciónen cadena obtenido a partir de los símbolos de origen, en el cual un grado de un símbolo de salida es el número desímbolos de origen no descodificados asociados a dicho símbolo de salida, comprendiendo el procedimiento: (i) recibir un primer conjunto de símbolos de salida; (ii) recuperar símbolos de origen a partir de los símbolos de salida de grado uno contenidos en el primer conjunto desímbolos de salida; (iia) determinar que ningún símbolo de salida dentro del código de reacción…

(18/12/2013) Un procedimiento de descodificación de símbolos de origen que fueron codificados usando uncódigo por reacción en cadena, en el cual la descodificación de un símbolo de origen comprende determinar un valorde símbolo de origen para ese símbolo de origen, entre un conjunto de símbolos de salida, estandocada símbolo de salida asociado a uno o más de la pluralidad de símbolos de origen, en cuanto a que un valor delsímbolo de salida es una función de los valores de uno o más de la pluralidad de símbolos de origen, en el que ungrado de un símbolo de salida es el número de símbolos de origen no descodificados de los cuales depende esesímbolo de salida, y a los cuales está por tanto…

(29/10/2013) Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) donde la etapa de codificar comprende: recibir bits de información, i0, i1,..., im, ..., ikldpc-1, inicializar bits de paridad, p0, p1, ..., pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0 ≥ p1 ≥ ... ≥ pnldpc-kldpc-1 ≥ 0; generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj ≥ pj im para cada valor correspondiente de j, y posteriormente…

(25/10/2013) Un aparato de decodificación para decodificar un código de Control de Paridad de Baja Densidad LDPCadaptado para poner en práctica una propagación de creencia sobre una representación de gráfico de Tanner del códigoLDPC, en donde la matriz de control de paridad, correspondiente al gráfico de Tanner de dicho código LDPC, estáconstituida por una combinación de una pluralidad de sub-matrices P x P, en donde cada sub-matriz es una matriz unitaria P x P; una matriz cuasi-unitaria en donde uno o varios `1', que sonelementos de la matriz unitaria P x P se sustituyen por 0; una matriz de desplazamiento en donde dicha matriz unitaria odicha matriz cuasi-unitaria está desplazada de forma cíclica; una matriz suma P x P, que es la suma de dos o más dedicha matriz unitaria de dicha matriz cuasi-unitaria y de dicha matriz de desplazamiento, en donde dicha…

(02/10/2013) Un aparato de decodificación para decodificar un Código de Control de Paridad de Baja Densidad LDPCadaptado para poner en práctica una propagación de creencia sobre una representación de gráfico de Tanner del códigoLDPC, en donde la matriz de control de paridad, correspondiente al gráfico de Tanner de dicho código LDPC, estáconstituida por una combinación de una pluralidad de sub-matrices P x Pen donde cada sub-matriz es una matriz unitaria P x P; una matriz cuasi-unitaria en donde uno o varios `1', que sonelementos de la matriz unitaria P x P se sustituyen por 0; una matriz de desplazamiento en donde dicha matriz unitaria odicha matriz cuasi-unitaria está desplazada…

(30/03/2012) Procedimiento de transmisión de un indicador de combinación de formato de transporte, TFCI, a un lado de recepción en un sistema de comunicación inalámbrica, comprendiendo el procedimiento: codificar 10 bits de información TFCI en 32 bits de una palabra de código TFCI; y transmisión los bits de la palabra de código TFCI sobre una trama de radio que comprende intervalos en el lado de recepción, en el que 8 bits de la palabra de código TFCI se incluyen en cada intervalo de la trama de radio, caracterizado porque todos los 32 bits de la palabra de código TFCI se repiten tres veces para ser incluidos en el 0-ésimoal 11-ésimo intervalos de la trama de radio, y porque los 24 bits resultantes de la perforación…

(07/03/2012) Un procedimiento para la codificación de señales, comprendiendo el procedimiento: codificar un mensaje de entrada en una palabra de código con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) , en el que la etapa de codificación comprende: recibir bits de información i0, i1, ..., im, ..., ikldpc -1; inicializar los bits de paridad p0, p1, ..., pj, ...p nldpc - kldpc - 1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene una tasa de código de 1/2, 5/6, o 3/4 de acuerdo con p0 = p1 = ... = pnldpc - kldpc - 1 = 0; generar, en base a los bits de información, los bits de paridad acumulando los bits de información realizando las operaciones para cada uno de los bits de información, im, pj = pj im para cada valor correspondiente de…