CIP 2015 : H03K 19/00 : Circuitos lógicos, es decir, teniendo al menos dos entradas que actúan sobre una salida (circuitos para sistemas de computadores que utilizan la lógica difusa G06N 7/02 ); Circuitos de inversión.

CIP2015HH03H03KH03K 19/00[m] › Circuitos lógicos, es decir, teniendo al menos dos entradas que actúan sobre una salida (circuitos para sistemas de computadores que utilizan la lógica difusa G06N 7/02 ); Circuitos de inversión.

H03K 19/003 · Modificaciones para aumentar la fiabilidad.

H03K 19/007 · Circuitos que afirman la seguridad en caso de defecto.

H03K 19/01 · Modificaciones para acelerar la conmutación.

H03K 19/013 · · en los circuitos de transistor bipolar.

H03K 19/017 · · en los circuitos de transistor de efecto de campo.

H03K 19/0175 · Disposiciones para el acoplamiento; Disposiciones para la interfase (disposiciones para la interfase para computadores digitales G06F 3/00, G06F 13/00).

H03K 19/018 · · utilizando únicamente transistores bipolares.

H03K 19/0185 · · utilizando únicamente transistores de efecto de campo.

H03K 19/02 · que utilizan componentes específicos (H03K 19/003 - H03K 19/0175 tienen prioridad).

H03K 19/04 · · utilizando tubos de gas.

H03K 19/06 · · utilizando tubos de vacío (utilizando rectificadores con diodos H03K 19/12).

H03K 19/08 · · utilizando dispositivos semiconductores (H03K 19/173 tiene prioridad; en los que los dispositivos semiconductores son exclusivamente rectificadores de diodos H03K 19/12).

H03K 19/082 · · · utilizando transistores bipolares.

H03K 19/084 · · · · Lógica diodo-transistor.

H03K 19/086 · · · · Lógica de acoplamiento por el emisor.

H03K 19/088 · · · · Lógica transistor-transistor.

H03K 19/09 · · · · Lógica resistencia – transistor.

H03K 19/091 · · · · Lógica de inyección integrada.

H03K 19/094 · · · utilizando transistores de efecto de campo.

H03K 19/0944 · · · · utilizando transistores MOSFET (H03K 19/096 tiene prioridad).

H03K 19/0948 · · · · · utilizando dispositivos CMOS.

H03K 19/0952 · · · · utilizando transistores FET de tipo Schottky (H03K 19/096 tiene prioridad).

H03K 19/0956 · · · · Lógica de transistores FET y de diodos Schottky (H03K 19/096 tiene prioridad).

H03K 19/096 · · · · Circuitos síncronos, es decir, circuitos que utilizan señales de reloj.

H03K 19/098 · · · utilizando tiristores.

H03K 19/10 · · · utilizando diodos túnel.

H03K 19/12 · · utilizando rectificadores de diodo.

H03K 19/14 · · utilizando dispositivos optoelectrónicos, es decir, dispositivos emisores de luz y dispositivos fotoeléctricos acoplados eléctrica u ópticamente (elementos ópticos lógicos G02F 3/00).

H03K 19/16 · · utilizando dispositivos magnéticos saturables.

H03K 19/162 · · · utilizando parametrones.

H03K 19/164 · · · utilizando dispositivos ferrorresonantes.

H03K 19/166 · · · utilizando transfluxores.

H03K 19/168 · · · utilizando dispositivos de película delgada.

H03K 19/17 · · utilizando "twistors".

H03K 19/173 · · utilizando circuitos lógicos elementales como componentes.

H03K 19/177 · · · dispuestos en forma matricial.

H03K 19/18 · · utilizando dispositivos galvanomagnéticos, p. ej. dispositivos de efecto Hall.

H03K 19/185 · · utilizando elementos dieléctricos con una constante dieléctrica variable, p. ej. condensadores ferroeléctricos.

H03K 19/19 · · · utilizando dispositivos ferrorresonantes.

H03K 19/195 · · utilizando dispositivos superconductores.

H03K 19/20 · caracterizados por la función lógica, p. ej. circuitos Y, O, NI, NO (H03K 19/003 - H03K 19/01 tienen prioridad).

H03K 19/21 · · Circuitos O EXCLUSIVO, es decir, que dan una señal de salida si existe una sola señal de entrada; Circuitos de COINCIDENCIA, es decir, dan una señal de salida si todas las señales de entrada son idénticas.

H03K 19/23 · · Circuitos de mayoría o de minoría, es decir, que dan una señal de salida cuando el estado es el de la mayoría o minoría de las señales de entrada.

CIP2015: Invenciones publicadas en esta sección.

Sistema y procedimiento de control de distribución de energía de un circuito integrado.

(06/05/2020) Un circuito integrado de administración de energía que comprende: un primer pin para suministrar energía a un primer dominio de energía de un dispositivo de circuito integrado ; un segundo pin para suministrar energía a un segundo dominio de energía del dispositivo de circuito integrado ; un regulador de conmutación acoplado al primer pin para proporcionar una primera fuente de alimentación regulada al primer dominio de energía y acoplado al segundo pin para proporcionar una segunda fuente de alimentación regulada al segundo dominio de energía ; una lógica que comprende un controlador principal acoplado al primer pin y al segundo pin para mantener el flujo…

Aplicación de un lenguaje cuaternario para ordenador.

(14/02/2017). Solicitante/s: PORRAS VILA,F. JAVIER. Inventor/es: PORRAS VILA,F. JAVIER.

La aplicación de un lenguaje cuaternario para ordenador, es un sistema básico de hardware que cada letra del teclado de un ordenador, multiplicará por cuatro para significar los cuatro números propios de un lenguaje cuaternario. Este sistema básico está formado por un cable principal , un transistor y una resistencia que se unen a una placa metálica , a la que se conecta, también, el cable del teclado. Este cable tiene dos termistores , y, se bifurca en otros dos cables paralelas . Uno de ellos se dirige hacia un transistor , y, el otro se dirige a un termistor . Después, los extremos de estos tres cables, se conectan a una segunda placa metálica que, por el otro lado, se conecta al componente del ordenador que está encargado de traducir al software el sistema del hardware descrito.

PDF original: ES-2601193_B1.pdf

PDF original: ES-2601193_A1.pdf

Un labio de cuchara para una excavadora.

(07/09/2016). Solicitante/s: ESCO CORPORATION. Inventor/es: EMRICH, ROBERT, K., BRISCOE, TERRY L..

Un labio de cuchara que comprende: Una cara interior posicionada dentro de una cavidad de recogida de tierra de una cuchara de excavadora; Una cara exterior posicionada opuesta a la cara interior y posicionada fuera de la cavidad de recogida de tierra de la cuchara; Un borde de excavación frontal que interconecta las caras interior y exterior; Una serie de orificios pasantes separados para recibir cierres para fijar los elementos de desgaste al labio , estando cada uno de los orificios pasantes abierto en las caras interior y exterior y separados por detrás del borde de excavación frontal; y caracterizado por una pluralidad de salientes fijados a la cara interior y a la cara exterior adyacente y por detrás de cada orificio pasante , cada saliente correspondiente en las caras interior y exterior del labio para ser recibido en hendiduras en cada uno de los elementos de desgaste para proporcionar un soporte.

PDF original: ES-2602825_T3.pdf

Conjunto de desgaste para el borde de excavación de una excavadora.

(08/06/2016). Solicitante/s: ESCO CORPORATION. Inventor/es: EMRICH, ROBERT, K., BRISCOE, TERRY L..

Un elemento de desgaste para acoplarse a lo largo del labio de una cuchara, comprendiendo el elemento de desgaste : Un extremo de trabajo frontal ; y Un par de patas bifurcadas que se extienden hacia atrás , incluyendo cada pata : Una superficie interior para orientar de cara al labio , Una pared posterior , Una ranura que abre en la superficie interior y la pared posterior para recibir un saliente en el labio , Una abertura para recibir un cierre , Caracterizado por el hecho de que la abertura está delante de la ranura y se proporciona; Una pared lateral que se extiende entre la ranura y la abertura , teniendo dicha pared lateral una superficie de apoyo orientada hacia delante para acoplar el cierre recibido a través de abertura ; En el que la pared lateral se extiende además a través de la ranura para proporcionar una superficie posterior de cara al saliente recibida en la ranura.

PDF original: ES-2588588_T3.pdf

Dispositivo para interconexionar una línea de bus bidireccional de tipo I2C.

(21/01/2015) Dispositivo para la interconexión a una línea de bus bidireccional de tipo IIC, que comprende: - una primera patilla (IIC_uC) adaptada para ser conectada a un puerto de un dispositivo adaptado para comunicarse mediante un bus IIC, y que normalmente se mantiene a un primer potencial lógico alto (V_uC Alto); - una segunda patilla (IIC_Bus) adaptada para ser conectada a un bus IIC, y que normalmente se mantiene a un segundo potencial alto (V_Bus Alto), caracterizado por que comprende: - unos primeros medios de conmutación (Q25) que presentan una salida (Q25e) conectada directamente a dicha segunda patilla (IIC_Bus), una entrada de control (Q25_b) conectada a dicha segunda patilla…

Dispositivo para la detección Hardware de extremos locales en una imagen.

(12/05/2014) Dispositivo y método para la detección hardware de extremos locales en una imagen que comprende una pluralidad de celdas elementales de procesamiento de señal mixta interconectadas entre sí localmente, y que comprende en cada celda un primer interruptor configurado para habilitar la precarga de un condensador a la tensión de alimentación; y donde una vez precargado dicho condensador éste se descarga a través de un segundo interruptor conectado con una fuente de corriente que varía de manera monótona creciente con la tensión analógica que representa el valor del pixel considerado; y donde el valor del píxel se compara de manera asíncrona con los píxeles vecinos de las celdas vecinas a través de dos inversores…

Conjunto de desgaste para el borde de excavación de una excavadora.

(01/10/2013) Un conjunto de desgaste para unión a un labio de excavación de una excavadora en donde el labio incluye un borde de excavación frontal y un orificio pasante espaciado hacia atrás del borde de excavación , comprendiendo el conjunto de desgaste : un saliente fijado a cada cara del labio ; un miembro de desgaste que tiene un extremo de trabajo frontal y un extremo de montaje posterior ,incluyendo el extremo de montaje del miembro de desgaste un par de patas bifurcadas que montan ahorcajadas el labio 12, incluyendo las patas aberturas y un cierre recibido en las aberturas y el orificio pasante para empeñar el extremo de montaje y el labio y retener elmiembro de desgaste en el labio; caracterizado porque las patas y los salientes tienen construcciones de lengua y ranura cooperantes…

DISPOSITIVO LOGICO MAGNETICO QUE TIENE PUNTOS CUANTICOS MAGNETICOS.

(16/11/2006). Ver ilustración. Solicitante/s: CAMBRIDGE UNIVERSITY TECHNICAL SERVICES LIMITED. Inventor/es: COWBURN, RUSSELL, UNIV. OF CAMBRIDGE.

Un dispositivo lógico formado al menos de una cadena de puntos de material magnético, teniendo cada punto una anchura de entre 10 nm y 200 nm y estando separado a una distancia que es suficientemente pequeña para asegurar la interacción magnética de puntos adyacentes.

CIRCUITO TAMPON PROGRAMABLE.

(01/11/2004) Un circuito electrónico incluyendo: un primer dispositivo de impedancia programable (340a; 350a) conectado entre una primera fuente de voltaje y un primer punto de referencia ; un segundo dispositivo de impedancia programable (350b; 340b) conectado entre una segunda fuente de voltaje y un segundo punto de referencia ; un tercer dispositivo de impedancia programable (340b; 350b) conectado entre la primera fuente de voltaje y el segundo punto de referencia ; un cuarto dispositivo de impedancia programable conectado entre el primer punto de referencia y la segunda fuente de voltaje ; y lógica de control para: establecer un primer valor de impedancia de memoria intermedia regulando la impedancia del primer dispositivo de impedancia programable (340a; 350a) hasta que el potencial en el primer punto de referencia tenga una…

CIRCUITO ELECTRONICO PARA EL DESARROLLO DE APLICACIONES BASADAS EN MICROCONTROLADORES.

(16/10/2004). Ver ilustración. Solicitante/s: LOPEZ MATOS (TITULAR AL 50%),EMILIO MANDADO PEREZ (TITULAR AL 50%),ENRIQUE.

1. Circuito electrónico para el desarrollo de aplicaciones basadas en microcontroladores caracterizado por poseer una interfaz normalizada y configurable de comunicaciones con un computador, que permite la comunicación bidireccional del microcontrolador con el computador de forma automática. 2. Circuito electrónico para el desarrollo de aplicaciones basadas en microcontroladores caracterizado por poseer un circuito electrónico que realiza la conmutación automática (sin intervención física del usuario) entre el modo de programación y el de ejecución del programa del microcontrolador.

OSCILADOR DE BAJA TENSION Y BAJA POTENCIA CON CIRCUITO VARIADOR DEL NIVEL DE TENSION.

(01/06/2000) UN CIRCUITO OSCILADOR PARA PONER EN MARCHA Y OPERAR A BAJAS TENSIONES HA SIDO SUMINISTRADO. EL CIRCUITO OSCILADOR INCLUYE UN CIRCUITO INVERSOR ACOPLADO A TRAVES DE PRIMEROS Y SEGUNDOS TERMINALES DE UN CIRCUITO RESONANTE . EL CIRCUITO INVERSOR INCLUYE UNA ETAPA EXCITADORA EN CONTRAFASE QUE TIENE UN TRANSISTOR DE CANAL P Y UN TRANSISTOR DE CANAL N . LOS ELECTRODOS DE DRENAJE COMUN DE CADA UNO ESTAN ACOPLADOS AL SEGUNDO TERMINAL DEL CIRCUITO RESONANTE. LOS ELECTRODOS FUENTE DE LOS TRANSISTORES DE CANAL N Y CANAL P ESTAN RESPECTIVAMENTE ACOPLADOS A LOS PRIMEROS Y SEGUNDOS TERMINALES DE TENSION DE ALIMENTACION. EL ELECTRODO DE PUERTA DEL PRIMER TRANSISTOR ESTA ACOPLADO AL PRIMER TERMINAL DEL CIRCUITO RESONANTE. EL CIRCUITO…

BUFFER BIDIRECCIONAL CON ENGANCHE Y CONTROL DE LA PARIDAD.

(16/10/1995) CIRCUITO PARA ALMACENAR Y CONTROLAR LA PARIDAD DE DATOS DIGITALES COMUNICADOS ENTRE UN PRIMER Y UN SEGUNDO BUSES DE DATOS, QUE INCLUYE UNA PLURALIDAD DE CIRUITOS BIDIRECCIONALES DE ALMACENAMIENTO INTERMEDIO. CADA UNO DE LOS CIRCUITOS BIDIRECCIONALES DE ALMACENAMIENTO INTERMEDIO INCLUYE UNA VIA DE DATOS QUE CONSTA DE UN RECEPTOR DE DATOS, UN ELEMENTO ENGANCHADOR Y UN EXCITADOR CONECTADOS EN SERIE ENTRE EL PRIMER Y EL SEGUNDO BUSES DE DATOS, RESPECTIVAMENTE; UNA SEGUNDA VIA DE DATOS QUE CONSTA DE UN RECEPTOR DE DATOS, UN ELEMENTO DE ENGANCHE Y UN EXCITADOR CONECTADOS EN SERIE ENTRE EL SEGUNDO Y EL PRIMER BUSES DE DATOS, RESPECTIVAMENTE; UN MECANISMO DE CONTROL PARA CONTROLAR QUE LOS EXCITADORES COLOQUEN SELECTIVAMENTE SU…

CONTROL DEL PICO DE CORRIENTE EN CMOS DINAMICAS.

(01/10/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: CHEN, CHE-TSUNG, LIN, CHIN-JEN, KOLWICZ, KEVIN DAVID, YOON, WON JAE.

UN CIRCUITO INTEGRADO QUE TIENE UN GRAN NUMERO DE ETAPAS CON PUERTAS LOGICAS PARA TRASMISION SE HA ENCONTRADO QUE SUFRE UNA GRAN PICO DE CORRIENTE AL CONECTARSE. ESTO ES DEBIDO AL NODO DE ENTRADA FLOTANTE DE LOS INVERSORES COMPLEMENTARIOS CAUSANDO QUE LA CORRIENTE FLUYA BREVEMENTE ANTES DE QUE EL PULSO DEL RELOJ LLEGUE. EL PRESENTE INVENTO PROPORCIONA UNA TENSION DE DC SOBRE LAS PUERTAS DE LOS TRANSISTORES DE PASO HASTA QUE LLEGA EL PULSO DEL RELOJ Y ELIMINANDO EL NODO FLOTANTE. SE PUEDE GENERAR UNA VENTANA PERIODICA OPCIONAL PARA EXAMINAR EL RELOJ DEL SISTEMA DESPUES DE ENCENDIDO, Y DETECTAR UNA PERDIDA DE LA CONDICION DEL RELOJ.

SISTEMA PARA LA CONFECCION DE CIRCUITOS LOGICOS PARA EL CONTROL DE APARICION DE PUNTOS LUMINOSOS EN LINEAS DE VIDEO PARA MAQUINAS RECREATIVAS DE SALON.

(01/03/1984). Solicitante/s: CARRERAS AGUILA,JORGE.

SISTEMA PARA LA CONFECCION DE CIRCUITOS LOGICOS PARA EL CONTROL DE APARICION DE PUNTOS LUMINOSOS EN LINEAS DE VIDEO.CARACTERIZADO PORQUE SE EFECTUA LA DIVISION DEL GRUPO PRINCIPAL QUE COMPRENDE UN NUMERO DETERMINADO DE BITS, EN DOS GRUPOS DE IGUAL NUMERO CADA UNO DE ELLOS, DE MODO QUE LA SUMA TOTAL DE EL MISMO NUMERO DE BITS SUBDIVIDIDOS; PORQUE SE REALIZA SEPARADAMENTE Y EN PARALELO LA CARGA DE CADA SUBGRUPO DE BITS CONSECUTIVOS EN DOS MEMORIAS DIFERENTES DEL CIRCUITO GENERAL POR MEDIO DE UN CIRCUITO INTEGRADO-DIVISOR-GUIADOR , DE MANERAQUE UN SUBGRUPO DE BITS LO DIRECCIONA HACIA UNA DE LAS MEMORIAS Y SIMULTANEAMENTE DIRECCIONA EL OTRO SUBGRUPO HACIA LA OTRA MEMORIA.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .