INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.

Un método para borrar memorias intermedias de traducción de direcciones e invalidar una gama de elementos de una tabla de traducción de direcciones de almacenamiento asociadas en un sistema informático,

comprendiendo el sistema informático una o más unidades centrales de proceso en comunicación con un almacenamiento principal, teniendo las unidades centrales de proceso unas memorias intermedias de traducción de direcciones, teniendo además la memoria intermedia de traducción de direcciones elementos de memoria intermedia de traducción de direcciones que mantienen la información de traducción de direcciones, teniendo el sistema informático tablas de páginas y otras tablas de traducción de direcciones para traducir las direcciones del almacenamiento principal virtual de una unidad central de proceso de una o más unidades de proceso, en direcciones del almacenamiento principal del sistema informático, comprendiendo las tablas de traducción de direcciones cualquiera de los siguientes: una o mástablas de segmentos, una o más tablas de segmentos y una o más tablas de la primera región, una o más tablas de segmentos y una o más tablas de la primera región y una o más tablas de la segunda región o una o más tablas de segmentos y una o más tablas de la primera región y una o más tablas de la segunda región y una o más tablas de la tercera región, donde un elemento de una tabla de segmentos comprende un origen de la tabla de páginas; estando caracterizado el método porque comprende los pasos de: extraer una instrucción multifunción (600) de ordenador de un Elemento de Tabla de Traducción Dinámica de Direcciones de Invalidación (IDTE), comprendiendo la instrucción multifunción IDTE un campo (602) de código de operación que tiene un valor del campo del código de operación que identifica la instrucción como una instrucción IDTE multifunción, siendo la instrucción IDTE multifunción para realizar una primera función o bien una segunda función, comprendiendo la primera función una operaciónde invalidación y borrado, y comprendiendo la segunda función una operación de borrado y no una operación de invalidación; ejecutar la instrucción IDTE multifunción realizando los pasos de: cuando la función de la instrucción IDTE multifunción extraída consiste en la operación de invalidación y borrado, realizar los pasos 1) y 2): 1) invalidar (404) una gama predeterminada de uno o más elementos de tabla de traducción de direcciones, de una tabla de traducción de direcciones, comenzando en un lugar predeterminado de un elemento de la tabla de direcciones; y 2) borrar (505), (508) memorias intermedias de traducción de direcciones de elementos de memorias intermedias de traducción de direcciones asociados con el uno o más elementos invalidados de la tabla de traducción de direcciones; cuando la función de la instrucción IDTE multifunción extraída consiste solamente en una operación de borrado, realizar el paso de: borrar memorias intermedias de traducción de direcciones de elementos de memorias intermedias de traducción de direcciones asociados con el uno o más elementos de la tabla de traducción de direcciones, comprendiendo el uno o más elementos de la tabla de traducción de direcciones una gama predeterminada de uno o más elementos de tabla de traducción de direcciones, de una tabla de traducción de direcciones, comenzando en un lugar predeterminado de un elemento de la tabla de traducción de direcciones.

Tipo: Resumen de patente/invención.

Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: NEW ORCHARD ROAD,ARMONK, NY 10504.

Inventor/es: SLEGEL,TIMOTHY,JOHN, HELLER,LISA, PFEFFER,ERWIN, PLAMBECK,KENNETH.

Fecha de Publicación: .

Fecha Concesión Europea: 2 de Enero de 2008.

Clasificación PCT:

  • G06F12/10 FISICA.G06 CALCULO; CONTEO.G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Traducción de direcciones.
  • G06F9/30 G06F […] › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones de máquinas, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22).
  • G06F9/38 G06F 9/00 […] › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.
INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.

Patentes similares o relacionadas:

Control de ejecución de hilos en un procesador multihilo, del 24 de Junio de 2020, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para controlar la ejecución de hilos en un entorno informático, comprendiendo dicho método: detener , mediante un hilo […]

Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]

Predicados uniformes en sombreadores para unidades de procesamiento de gráficos, del 11 de Diciembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento para procesar datos, comprendiendo el procedimiento: recibir una indicación de que todos los subprocesos de una urdimbre […]

Aumento de protocolo de coherencia para indicar estado de transacción, del 4 de Diciembre de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método implementado por ordenador para implementar un protocolo de coherencia, comprendiendo el método: enviar , por un procesador (112a) solicitante, […]

Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]

Procedimientos y aparatos para predecir la no ejecución de instrucciones de no bifurcación condicional, del 15 de Mayo de 2019, de QUALCOMM INCORPORATED: Un procedimiento para manejar una instrucción de no bifurcación condicional, que comprende: identificar una instrucción […]

Procesamiento transaccional, del 17 de Abril de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método de controlar la ejecución de una transacción en un entorno informático, comprendiendo el método los pasos de: Iniciar, mediante un procesador, la ejecución […]

Guardar/restablecer registros seleccionados en procesamiento transaccional, del 13 de Marzo de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para facilitar el procesamiento de transacciones dentro de un entorno de computación, comprendiendo dicho método: obtener una instrucción […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .