CIRCUITO INTEGRADO.

Un circuito divisor de frecuencia, que comprende: un primer terminal de entrada para recibir una primera señal periódica;

un segundo terminal de entrada para recibir una segunda señal periódica que está en contrafase con la primera señal periódica; un número par de etapas amplificadoras (10) conectadas en serie con una salida de la última etapa amplificadora (10b) estando conectada a una entrada de la primera etapa amplificadora (10a), en las que cada etapa amplificadora (10) comprende: (i) un par de inversores con inter-acoplamiento (1, 3); y (ii) un par de circuitos de tipo NAND (5, 7) conectados entre un nodo de entrada / salida asociado de los inversores con inter-acoplamiento y un terminal de referencia, comprendiendo cada uno de los circuitos de tipo NAND (5, 7) una conexión en serie de un primer FET de canal n (N5, N6), cuya puerta forma un terminal de entrada de la etapa amplificadora (10) y un segundo FET de canal n (N3, N4) cuya puerta está conectada al mencionado primer terminal de entrada en cada etapa amplificadora impar y cuya puerta está conectada a dicho segundo terminal de entrada en cada etapa amplificadora par; y en el que los nodos de entrada / salida de los inversores con inter- acoplamiento forman los terminales de salida de cada etapa amplificadora.