UNA INSTALACION INFORMATICA MULTIPROCESADORA, QUE PUEDE APLICARSE A APARATOS DE VIGILANCIA.
INSTALACION INFORMATICA MULTIPROCESADORA UTILIZABLE EN APARATOS DE VIGILANCIA.
CONSTA DE: MICROPROCESADOR (1) QUE TIENE UN CONTADOR ORDINAL (9); UNOS CANALES DE DIRECCIONES (2A), DE MANDO (2C) Y CANAL DE DATOS (2D); UN GENERADOR DE RELOJ (3) PARA CONTROLAR AL MICROPROCESADOR (1); UN CIRCUITO DE ENLACES ENTRADA-SALIDA (4); UNA MEMORIA MUERTA (5) DEL TIPO ROM QUE CONTIENE EL PROGRAMA DE MICROPROCESADOR; UNA MEMORIA VIVA (6) TIPO RAM DIAMINA QUE RECIBE LA SEÑAL DE ESCRITURA (WE) Y LAS SEÑALES DE LAS DIRECCIONES (RAS), Y (CAS) Y UN MULTIPROCESADOR DE DIRECCIONES (7) QUE SE CONTROLA POR UN SECUENCIADOR (8) Y ASEGURA AL MANDO DE MEMORIA VIVA (6).
Tipo: Resumen de patente/invención.
Solicitante: THOMSON-CSF.
Nacionalidad solicitante: Francia.
Dirección: 173, BL. HAUSSMANN, 75008 PARIS.
Fecha de Solicitud: 15 de Marzo de 1985.
Fecha de Publicación: .
Fecha de Concesión: 26 de Febrero de 1986.
Clasificación Internacional de Patentes:
- G11C11/406 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Organización o control de los ciclos de de refresco o de regeneración de la carga.
Patentes similares o relacionadas:
SISTEMA DE SEGURIDAD CONTRA ATAQUES POR MARTILLEO DE FILAS; MEMORIA; MÉTODOS, del 28 de Mayo de 2020, de UNIVERSIDAD INDUSTRIAL DE SANTANDER: La invención se refiere a un sistema de seguridad contra ataques por martilleo de filas que monitorea filas adyacentes para generar alertas que determinan acciones de mitigación […]
Dispositivos de memoria y procedimientos de operación de los mismos, del 4 de Diciembre de 2019, de Winbond Electronics Corp: Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que […]
Sincronización de actualización automática dirigida, del 5 de Junio de 2019, de QUALCOMM INCORPORATED: Un procedimiento, mediante un módulo de memoria y un controlador , de actualización de una pluralidad de bancos de memoria , que comprende: aceptar […]
Arquitectura de DRAM de alta velocidad con una latencia de acceso uniforme, del 16 de Julio de 2014, de Conversant Intellectual Property Management Inc: Memoria Dinámica de Acceso Aleatorio (DRAM) que comprende:
una celda de memoria acoplada a un par de líneas de bit y a una línea de palabra;
un dispositivo […]
Lectura de registro para memoria volátil, del 3 de Octubre de 2012, de QUALCOMM INCORPORATED: Un procedimiento de lectura de datos de un módulo SDRAM (RAM, Memoria de Acceso Dinámico Síncrona), no estando almacenados tales datos en una matriz DRAM […]
Dispositivo de memoria dinámica de acceso aleatorio y método para auto-refrescar las celdas de memoria, del 25 de Abril de 2012, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria dinámica de acceso aleatorio (abreviado DRAM) operado selectivamente en un modode auto-refresco y un modo de no auto-refresco, […]
PROCEDIMIENTO Y SISTEMA PARA MINIMIZAR EL IMPACTO DE LAS OPERACIONES DE REFRESCO SOBRE EL RENDIMIENTO DE MEMORIAS VOLÁTILES, del 30 de Marzo de 2011, de QUALCOMM INCORPORATED: Un sistema de memoria que comprende: una memoria volátil ; un contador de refrescos configurado para supervisar un número de refrescos anticipados […]
CIRCUITO PROCESADOR CON REGENERACION DE MEMORIA., del 16 de Octubre de 1999, de SIEMENS AKTIENGESELLSCHAFT: LA PRESENTE INVENCION SE REFIERE A UN CIRCUITO PROCESADOR CON UN PROCESADOR Y COMPONENTES DE MEMORIA, LOS COMPONENTES DE MEMORIA ESTAN CONFIGURADOS […]