Un sistema de procesamiento de datos (119), que comprende: un primer dispositivo anfitrión (122) acoplado de forma operativa con un primer bus de comunicación PCI (124) en el que el primer dispositivo anfitrión (122) sustancialmente solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI (124);

un primer dispositivo de procesamiento (140) acoplado de forma operativa con el primer bus de comunicación PCI (124); y segundo y tercer dispositivos (138, 142) acoplados ambos de forma operativa con el primer bus de comunicación PCI (124), estando configurado el segundo dispositivo (138) para solicitar autorización del primer dispositivo anfitrión (122) para transmitir un primer mensaje a través del primer bus de comunicación PCI (124), en el que el segundo dispositivo (138) transmite el primer mensaje al tercer dispositivo (142) después de recibir la autorización del primer dispositivo anfitrión (122) incluso si el primer dispositivo de procesamiento (140) no está operativo; en el que el primer dispositivo anfitrión (122) asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento (140) y al segundo y tercer dispositivos (138, 142), respectivamente; y el primer dispositivo anfitrión (122) autoriza únicamente a un dispositivo acoplado al primer bus de comunicación PCI (124) para que se comunique a la vez sobre el primer bus de comunicación PCI (124).

Antecedentes de la Invención

Los sistemas de ordenador han utilizado un bus de comunicación de Interconexión de Componentes Periféricos (PCI) que tiene un dispositivo de procesamiento central (CPU) que realiza las funciones duales de (i) realizar cálculos matemáticos para diversos programas de software no relativos a comunicación, y (ii) realizar la funcionalidad de anfitrión para arbitrar o autorizar la comunicación sobre uno o más buses PCI entre diversos dispositivos acoplados a los buses PCI. Un inconveniente con esta arquitectura, sin embargo, es que cuando la CPU no está operativa, la CPU es incapaz de realizar las tareas de anfitrión y, por lo tanto, no puede realizarse ninguna comunicación entre dispositivos acoplados a los buses PCI.

Por lo tanto, existe la necesidad de un sistema que permita la comunicación sobre buses PCI incluso si una o más de las CPU acopladas a los buses PCI ya no están operativas.

El documento US 6.560.712 B1 desvela un procedimiento para ahorrar energía que incluye introducir un estado de baja energía por el procesador y la circuitería del sistema y permitir el arbitraje del bus por parte del procesador mientras que el núcleo del procesador permanece en el estado de baja energía. Una realización contempla un procedimiento para ahorrar energía concediendo acceso al bus a un dispositivo solicitante y haciendo entrar al núcleo de procesador en un modo de ahorro de energía en respuesta a ello.

El documento EP 0 710 813 A1 desvela un sistema PCI proporcionado con un registro sombra y un temporizador sombra. Cuando un dispositivo maestro envía una dirección que designa un dispositivo diana que está conectado a otro bus, el valor de latencia del dispositivo se registra en el registro sombra.

Breve descripción de la invención

Se proporciona un sistema de procesamiento de datos de acuerdo con una realización ejemplar. El sistema de procesamiento de datos incluye un primer dispositivo anfitrión acoplado de forma operativa con un primer bus de comunicación PCI en el que el primer dispositivo anfitrión sustancialmente solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI. El sistema de procesamiento de datos incluye adicionalmente un primer dispositivo de procesamiento acoplado de forma operativa con el primer bus de comunicación PCI. Finalmente, el sistema de procesamiento de datos incluye un segundo y tercer dispositivos, ambos acoplados de forma operativa con el primer bus de comunicación PCI. El segundo dispositivo está configurado para solicitar autorización del primer dispositivo anfitrión para transmitir un primer mensaje a través del primer bus de comunicación PCI, en el que el segundo dispositivo transmite el primer mensaje al tercer dispositivo tras la recepción de la autorización del primer dispositivo anfitrión incluso si el primer dispositivo de procesamiento no está operativo. El primer dispositivo anfitrión asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento y al segundo y tercer dispositivos, respectivamente, y el primer dispositivo anfitrión autoriza únicamente a un dispositivo acoplado al primer bus de comunicación PCI para que se comunique a la vez sobre el primer bus de comunicación PCI.

Se proporciona un sistema de procesamiento de datos de acuerdo con otra realización ejemplar. El sistema de procesamiento de datos incluye un primer medio de dispositivo anfitrión acoplado de forma operativa con un bus de comunicación PCI para realizar únicamente tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI. El sistema de procesamiento de datos incluye adicionalmente un primer medio de dispositivo de procesamiento acoplado de forma operativa con el primer bus de comunicación PCI para realizar tareas computacionales. El sistema de procesamiento de datos incluye adicionalmente segundos y terceros medios de dispositivos, ambos acoplados de forma operativa con el primer bus de comunicación PCI para comunicarse entre sí. El segundo medio de dispositivo está configurado para solicitar autorización del primer medio de dispositivo anfitrión para transmitir un primer mensaje a través del primer bus de comunicación PCI, en el que el segundo medio de dispositivo transmite el primer mensaje al tercer medio de dispositivo tras la recepción de la autorización del primer medio de dispositivo anfitrión incluso si el primer medio de dispositivo de procesamiento no está operativo. El primer dispositivo anfitrión asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento y al segundo y tercer dispositivos, respectivamente, y el primer dispositivo anfitrión autoriza únicamente a un dispositivo acoplado al primer bus de comunicación PCI para que se comunique a la vez sobre el primer bus de comunicación PCI.

Se proporciona un sistema de procesamiento de datos de acuerdo con otra realización ejemplar. El sistema de procesamiento de datos incluye una primera placa base que tiene un primer dispositivo anfitrión, un primer bus de comunicación PCI y un primer, segundo y tercer conectores eléctricos. El primer dispositivo anfitrión está acoplado de forma operativa con el primer bus de comunicación PCI. El primer bus de comunicación PCI está acoplado de forma operativa con el primer, segundo y tercer conectores eléctricos, en los que el primer dispositivo anfitrión solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI. El sistema de procesamiento de datos incluye adicionalmente un primer dispositivo de procesamiento acoplado de forma operativa con el primer bus de comunicación PCI a través del primer conector eléctrico. El sistema de procesamiento de datos incluye adicionalmente un segundo y tercer dispositivos, ambos acoplados de forma operativa con el primer bus de comunicación PCI a través del segundo y tercer conectores eléctricos, respectivamente. El segundo dispositivo está configurado para solicitar autorización del primer dispositivo anfitrión para transmitir un primer mensaje a través del primer bus de comunicación PCI, en el que el segundo dispositivo transmite el primer mensaje al tercer dispositivo después de la recepción de la autorización del primer dispositivo anfitrión incluso si el primer dispositivo de procesamiento no está operativo. El primer dispositivo anfitrión asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento y al segundo y tercer dispositivos, respectivamente, y el primer dispositivo anfitrión autoriza solo a un dispositivo acoplado al primer bus de comunicación PCI para que se comunique a la vez sobre el primer bus de comunicación PCI.

Se proporciona un procedimiento para controlar un sistema de procesamiento de datos de acuerdo con otra realización ejemplar. El sistema de procesamiento de datos tiene un primer dispositivo anfitrión acoplado de forma operativa con un primer bus de comunicación PCI en el que el primer dispositivo anfitrión solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI, y un primer dispositivo de procesamiento acoplado de forma operativa con el primer bus de comunicación PCI, y un segundo y tercer dispositivos, ambos acoplados de forma operativa con el primer bus de comunicación PCI. El procedimiento incluye enviar una señal de solicitud de autorización del segundo dispositivo al primer dispositivo anfitrión solicitando autorización para transmitir un primer mensaje sobre el primer bus de comunicación PCI. El procedimiento incluye adicionalmente, después de la recepción de la autorización del primer dispositivo anfitrión por el segundo dispositivo, transmitir el primer mensaje del segundo dispositivo al tercer dispositivo incluso si el primer dispositivo de procesamiento no está operativo. El primer dispositivo anfitrión asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento y al segundo y tercer dispositivos, respectivamente, y el primer dispositivo anfitrión autoriza solo a un dispositivo acoplado al primer bus de comunicación PCI para que se comunique a la vez sobre el primer bus de comunicación PCI.

Se proporciona un artículo de fabricación de acuerdo con otra realización ejemplar. El artículo de fabricación incluye un medio de almacenamiento informático que tiene un programa informático codificado en su interior para controlar un sistema de procesamiento de datos. El sistema de procesamiento de datos tiene un primer dispositivo anfitrión acoplado de forma operativa... [Seguir leyendo]

1. Un sistema de procesamiento de datos (119), que comprende:

un primer dispositivo anfitrión (122) acoplado de forma operativa con un primer bus de comunicación PCI (124) en el que el primer dispositivo anfitrión (122) sustancialmente solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI (124); un primer dispositivo de procesamiento (140) acoplado de forma operativa con el primer bus de comunicación PCI (124); y segundo y tercer dispositivos (138, 142) acoplados ambos de forma operativa con el primer bus de comunicación PCI (124), estando configurado el segundo dispositivo (138) para solicitar autorización del primer dispositivo anfitrión

(122) para transmitir un primer mensaje a través del primer bus de comunicación PCI (124), en el que el segundo dispositivo (138) transmite el primer mensaje al tercer dispositivo (142) después de recibir la autorización del primer dispositivo anfitrión (122) incluso si el primer dispositivo de procesamiento (140) no está operativo; en el que el primer dispositivo anfitrión (122) asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento (140) y al segundo y tercer dispositivos (138, 142), respectivamente; y el primer dispositivo anfitrión (122) autoriza únicamente a un dispositivo acoplado al primer bus de comunicación PCI

(124) para que se comunique a la vez sobre el primer bus de comunicación PCI (124).

2. El sistema de procesamiento de datos (119) de la reivindicación 1, en el que el primer dispositivo anfitrión comprende un dispositivo anfitrión PCI (122).

3. El sistema de procesamiento de datos (119) de la reivindicación 1, en el que el primer dispositivo anfitrión (122) y el primer bus de comunicación PCI (124) están dispuestos en una primera placa base (135).

4. El sistema de procesamiento de datos de la reivindicación 1, que comprende adicionalmente:

un segundo dispositivo anfitrión acoplado de forma operativa con un segundo bus de comunicación PCI en el que el segundo dispositivo anfitrión solo realiza tareas asociadas con facilitar la comunicación a través del segundo bus de comunicación PCI; un cuarto dispositivo acoplado de forma operativa con el segundo bus de comunicación PCI; y un primer dispositivo de comunicación que facilita de forma operativa la comunicación entre el primer y segundo buses de comunicación PCI, en el que el cuarto dispositivo se comunica con el segundo dispositivo a través del primer dispositivo de comunicación incluso si el primer dispositivo de procesamiento no está operativo.

5. El sistema de procesamiento de datos de la reivindicación 4, en el que el segundo dispositivo anfitrión comprende un dispositivo anfitrión PCI.

6. El sistema de procesamiento de datos de la reivindicación 4, en el que el cuarto dispositivo comprende un segundo dispositivo de procesamiento.

7. El sistema de procesamiento de datos de la reivindicación 4, que comprende adicionalmente un quinto dispositivo acoplado de forma operativa con el segundo bus de comunicación PCI, en el que quinto dispositivo se comunica con el cuarto dispositivo a través del segundo bus de comunicación PCI incluso si el primer dispositivo de procesamiento acoplado con el primer bus de comunicación PCI no está operativo.

8. Un procedimiento para controlar un sistema de procesamiento de datos (119), teniendo el sistema de procesamiento de datos (119) un primer dispositivo anfitrión (122) acoplado de forma operativa con un primer bus de comunicación PCI (124) en el que primer dispositivo anfitrión (122) solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI (124), y un primer dispositivo de procesamiento (140) acoplado de forma operativa con el primer bus de comunicación PCI (124) y un segundo y tercer dispositivos (138, 142) ambos acoplados de forma operativa con el primer bus de comunicación PCI (124), comprendiendo el procedimiento:

enviar una señal de solicitud de autorización del segundo dispositivo (138) al primer dispositivo anfitrión (122) solicitando autorización para transmitir un primer mensaje sobre el primer bus de comunicación PCI (124); y después de la recepción de la autorización del primer dispositivo anfitrión (122) por el segundo dispositivo (138), transmitir el primer mensaje del segundo dispositivo (138) al tercer dispositivo (142) incluso si el primer dispositivo de procesamiento (140) no está operativo; en el que el primer dispositivo anfitrión (122) asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento (140) y al segundo y tercer dispositivos (138, 142), respectivamente; y el primer dispositivo anfitrión (122) autoriza únicamente a un dispositivo acoplado al primer bus de comunicación PCI (124) para que se comunique a la vez sobre el primer bus de comunicación PCI (124).

9. Un artículo de fabricación, que comprende:

un medio de almacenamiento informático que tiene un programa informático codificado en su interior para controlar un sistema de procesamiento de datos (119), teniendo el sistema de procesamiento de datos (119) un primer dispositivo anfitrión (122) acoplado de forma operativa con un primer bus de comunicación PCI (124) en el que el primer dispositivo anfitrión (122) solo realiza tareas asociadas con facilitar la comunicación a través del primer bus de comunicación PCI (124), y un primer dispositivo de procesamiento (140) acoplado de forma operativa con el primer bus de comunicación PCI (124) y un segundo y tercer dispositivos (138, 142) ambos acoplados de forma operativa al primer bus de comunicación PCI (124), comprendiendo el medio de ordenador de almacenamiento informático: código para enviar una señal de solicitud de autorización del segundo dispositivo (138) al primer dispositivo anfitrión (122) solicitando autorización para transmitir un primer mensaje sobre el primer bus de comunicación PCI (124); y código para transmitir el primer mensaje del segundo dispositivo (138) al tercer dispositivo (142) incluso si el primer dispositivo de procesamiento (140) no está operativo, después de la recepción de la autorización del primer dispositivo anfitrión (122) por el segundo dispositivo (138); en el que el primer dispositivo anfitrión (122) asigna un primer, segundo y tercer rangos de direcciones únicos al primer dispositivo de procesamiento (140) y al segundo y tercer dispositivos (138, 142), respectivamente; y el primer dispositivo anfitrión (122) autoriza únicamente a un dispositivo acoplado al primer bus de comunicación PCI (124) para que se comunique a la vez sobre el primer bus de comunicación PCI (124).