Disposición de procesamiento de señal y método de procesamiento de señal.

Disposición de procesamiento de señal para procesar una señal de entrada (x), comprendiendo la disposición de procesamiento de señal:

- un amplificador

(130) configurado para amplificar una señal procesada (y') para obtener una señal amplificada (y");

- un conversor descendente (150) configurado para multiplicar una versión de la señal procesada (y') por una versión de la señal amplificada (y"), estando una de las versiones de la señal desplazada en fase, para obtener una primera señal convertida descendentemente (z1, z1'), y multiplicar la señal procesada (y') por la señal amplificada (y") para obtener una segunda señal convertida descendentemente (z2, z2'); y

- un predistorsionador adaptativo (110, 160) configurado para predistorsionar la señal de entrada (x) de acuerdo con una característica de predistorsión para obtener la señal procesada (y'), estando el predistorsionador (110, 160) configurado además para adaptar la característica de predistorsión en base a la primera señal convertida descendentemente (z1, z1') y la segunda señal convertida descendentemente (z2, z2').

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/CN2010/080197.

Solicitante: HUAWEI TECHNOLOGIES CO., LTD..

Nacionalidad solicitante: China.

Dirección: Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129 CHINA.

Inventor/es: MAZZUCCO,CHRISTIAN, MATTIVI,MAURIZIO, BIANCHI,SERGIO, LENOCI,FRANCESCO.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > AMPLIFICADORES (medidas, ensayos G01R; amplificadores... > Detalles de amplificadores que tienen como elementos... > H03F1/32 (Modificaciones de los amplificadores para reducir la distorsión no lineal (por realimentación negativa H03F 1/34))
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > AMPLIFICADORES (medidas, ensayos G01R; amplificadores... > Amplificadores que tienen como elementos de amplificación... > H03F3/189 (Amplificadores de alta frecuencia, p. ej. amplificadores de radiofrecuencia)
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > AMPLIFICADORES (medidas, ensayos G01R; amplificadores... > Amplificadores que tienen como elementos de amplificación... > H03F3/24 (de etapas transmisoras de salida)

PDF original: ES-2542974_T3.pdf

 

google+ twitter facebook

Fragmento de la descripción:

detallada de la invención.

La Fig. 1 muestra una realización de una disposición de procesamiento de señal. La disposición de procesamiento de señal comprende un bloque de predistorsión 110 con una entrada 111, una salida 112 y un terminal de ajuste 113. La entrada 111 del bloque de predistorsión 110 está acoplada a una entrada de señal 120. La salida 112 está acoplada a un amplificador 130, en particular a una entrada de amplificador 131. Una salida de amplificador 132 está acoplada a una salida de señal 140. La disposición de procesamiento de señal comprende además un conversor descendente 150 que comprende un primer terminal de entrada 151 acoplado a la entrada de amplificador 131 y un segundo terminal de entrada 152 acoplado a la salida de amplificador 132. Las salidas 153, 154 respectivas del conversor descendente 150 están acopladas a las entradas 161, 162 de un bloque de actualización 160. Una salida 163 del bloque de actualización 160 está acoplada al terminal de ajuste 113 del bloque de predistorsionador 110.

El bloque de predistorsionador 110 y el bloque de actualización 160 son bloques funcionales de un predistorsionador adaptativo. Por ejemplo, el predistorsionador adaptativo está realizado por medio de un procesador de señal. Los bloques funcionales 110, 160 pueden ser realizados en software o como partes de un circuito programable.

Según alguna ¡mplementación, el bloque de predlstorslonador 110 es un predlstorslonador digital para predlstorslonar una señal de entrada x recibida de la entrada de señal 120. La señal de entrada predlstorslonada es procesada a una señal procesada y' que es una señal de entrada para el amplificador 130. Una señal amplificada y" es obtenida por medio del amplificador 130 que amplifica la señal procesada y'.

El bloque de predlstorslonador 110 realiza un procesamiento no lineal de la señal de entrada x para compensar los efectos no lineales Introducidos por el amplificador 130 en la señal amplificada y". Para este fin, el bloque de predlstorslonador 110 comprende una característica de predlstorslón que puede comprender porciones no lineales.

El conversor descendente 150 obtiene una primera señal convertida descendentemente zf y una segunda señal convertida descendentemente z2' basadas en la señal procesada y' y la señal amplificada y". El conversor descendente está especialmente configurado para multiplicar una versión de la señal procesada y' por una versión de la señal amplificada y" para obtener la primera señal convertida descendentemente zf, en el que una de las versiones de la señal está desplazada en fase, en particular está desplazada en fase 90°. El conversor descendente está configurado además para multiplicar la señal procesada y' por la señal amplificada y" para obtener la segunda señal convertida descendentemente z2'.

El bloque de actualización 160 procesa además la primera y la segunda señal convertida descendentemente zf, z2' para adaptar la característica de predlstorslón del bloque de predlstorslón 110. Por ejemplo, el predlstorslonador está configurado para adaptar la característica de predlstorslón en base a un algoritmo de error medio cuadrátlco o un algoritmo de mínimos cuadrados.

La Flg. 2 muestra otra realización de una disposición de procesamiento de señal que se basa en la disposición mostrada en la Flg. 1. Los bloques, elementos o señales Idénticos o similares son denotados con los mismos signos de referencia. Una descripción repetitiva de tales bloques, elementos o señales puede ser omitida en lo siguiente.

La disposición de procesamiento de señal de la Flg. 2 comprende además un conversor digital-analógico 210 cuya entrada 211 está acoplada a la salida 112 del bloque de predlstorslonador 110 para recibir una versión predlstorslonada w de la señal de entrada x. Una salida 212 del conversor digital-analógico 210 está acoplada a la entrada de amplificador 131 por medio de un bloque de conversión ascendente 220. En particular, una entrada 221 del bloque de conversión ascendente está acoplada a la salida 212 del conversor digital-analógico 210, y una salida 221 del bloque de conversión ascendente 220 está acoplada a la entrada del amplificador 131. El bloque de conversión ascendente, por ejemplo, comprende un mezclador en cuadratura para generar una señal modulada en cuadratura. El bloque de conversor ascendente 220 puede comprender además un conversor ascendente para la conversión ascendente de frecuencia de su señal de entrada. Para este fin, el bloque de conversor ascendente 220 comprende, por ejemplo, uno o más mezcladores para la mezcla con señales de oscilador local respectivas.

El conversor descendente 150, en su lado de entrada, está acoplado a la entrada de amplificador 131 y a la salida de amplificador 132 por medio de un primer y un segundo acoplador 230, 235. Por ejemplo, el primer y/o el segundo acoplador 230, 235 son acopladores direccionales. El conversor descendente 150 comprende un primer multiplicador 251, un desplazador de fase 252 y un segundo multiplicador 253. El primer multiplicador 251 está configurado para multiplicar una versión de la señal procesada y' por una versión desplazada en fase de la señal amplificada y" para obtener la primera señal convertida descendentemente zf. El desplazador de fase 252 es un desplazador de fase de 90°. El segundo multiplicador 253 está configurado para multiplicar la versión de la señal procesada y' por una versión de la señal amplificada y" para obtener la segunda señal convertida descendentemente z2'. En otra ¡mplementación, el desplazador de fase 252 podría estar dispuesto de tal manera que la señal procesada y' esté desplazada de fase. En este caso, el primer multiplicador 251 realiza una multiplicación de una versión desplazada en fase de la señal procesada y' con una versión de la señal amplificada y" para obtener la primera señal convertida descendentemente zf.

El bloque de actualización 160 que está acoplado al conversor descendente 150 comprende un primer y un segundo filtro de paso bajo 260, 265 para el filtrado respectivo de la primera y la segunda señal convertida descendentemente zf, z2'. Las señales convertidas descendentemente filtradas z1, z2 son proporcionadas a un conversor analógico- digital 270, cuya salida está acoplada a un actualizador280. Por ejemplo, el actualizador280 realiza un algoritmo de actualización o algoritmo de adaptación para adaptar la característica de predlstorslón del bloque de predistorsionador 110.

El algoritmo realizado por el actuallzador 280 puede estar basado en la mlnlmlzaclón de una señal de error. En lo que sigue se describe cómo la señal procesada y' y la señal amplificada y" pueden ser procesadas para obtener una ¡mplementación de tal algoritmo de adaptación.

En lo siguiente se considera la representación equivalente en banda base de las señales x, y' e y", todas las cuales son señales complejas. El amplificador 130 puede ser modellzado, por ejemplo, utilizando una representación en serle de Volterra truncada, como función pollnómlca compleja llamada p, de modo que y" = p (y'). Bajo este supuesto, la función de predlstorslón del bloque de predlstorslonador 110 también puede ser modelada e ¡mplementada como una función pollnómlca compleja llamada q, de manera que y'= q(x). La composición de las dos funciones es:

/(x,c) = ^?(<y(x))=c,x + C2E +c^x^ +... + c^.x^,

donde C = [C,,C2,C^,...C ] es el vector de los coeficientes de la función pollnómlca f. Un método de "mínimos

cuadrados" trata de minimizar la señal de error e = y"-x por la mlnlmlzaclón de la suma de los errores cuadrátlcos residuales:

5 , donde

y donde la letra del subíndice I Indica un valor muestreado en el tiempo de la... [Seguir leyendo]

 


Reivindicaciones:

1. Disposición de procesamiento de señal para procesar una señal de entrada (x), comprendiendo la disposición de procesamiento de señal:

- un amplificador (130) configurado para amplificar una señal procesada (y') para obtener una señal amplificada (y");

- un conversor descendente (150) configurado para multiplicar una versión de la señal procesada (y') por una versión

de la señal amplificada (y"), estando una de las versiones de la señal desplazada en fase, para obtener una primera señal convertida descendentemente (z1, z1'), y multiplicar la señal procesada (y') por la señal amplificada (y") para obtener una segunda señal convertida descendentemente (z2, z2'); y

- un predistorsionador adaptativo (110, 160) configurado para predistorsionar la señal de entrada (x) de acuerdo con una característica de predistorsión para obtener la señal procesada (y'), estando el predistorsionador (110, 160) configurado además para adaptar la característica de predistorsión en base a la primera señal convertida descendentemente (z1, z1') y la segunda señal convertida descendentemente (z2, z2').

2. Disposición de procesamiento de señal según la reivindicación anterior, en la que el predistorsionador (110, 160) comprende un filtro de paso bajo (260, 265) para filtrar la primera señal convertida descendentemente (z1') y la segunda señal convertida descendentemente (z2').

3. Disposición de procesamiento de señal según las reivindicaciones anteriores, en la que el predistorsionador (110, 160) comprende un conversor analógico- digital (270) para convertir de analógica a digital la primera señal convertida descendentemente (z1, z1') y la segunda señal convertida descendentemente (z2, z2').

4. Disposición de procesamiento de señal según las reivindicaciones anteriores, en la que el predistorsionador (110, 160) está configurado para adaptar la característica de predistorsión en base en un algoritmo de error cuadrático medio o un algoritmo de mínimos cuadrados.

5. Disposición de procesamiento de señal según la reivindicación 4, en la que el algoritmo depende de una señal de error, y en la que el predistorsionador (110, 160) está configurado para derivar una primera componente de la señal de error usando la primera señal convertida descendentemente (z1, z1'), y para derivar una segunda componente de la señal de error usando la segunda señal convertida descendentemente (z2, z2').

6. Disposición de procesamiento de señal según las reivindicaciones anteriores, en la que el predistorsionador (110, 160) está configurado para predistorsionar la señal de entrada (x) en base a una función polinómica que forma la característica de predistorsión o en base a una tabla de consulta que tiene entradas que forman la característica de predistorsión.

7. Disposición de procesamiento de señal según las reivindicaciones anteriores, en la que el conversor descendente (150) comprende un primer multiplicador (251), en particular una célula Gllbert, para obtener la primera señal convertida descendentemente (z1, zf), y un segundo multiplicador (253), en particular una célula Gllbert, para obtener la segunda señal convertida descendentemente (z2, z2').

8. Disposición de procesamiento de señal según las reivindicaciones anteriores, en la que la señal de entrada (x) es una señal digital, y en la que la disposición de procesamiento de señal comprende un conversor digital-analógico (210) que está dispuesto aguas abajo del predistorsionador (110).

9. Disposición de procesamiento de señal según las reivindicaciones anteriores, que comprende además un mezclador en cuadratura (220) que está dispuesto aguas abajo del predistorsionador (110).

10. Disposición de procesamiento de señal según las reivindicaciones anteriores, que comprende además un conversor ascendente (220) para la conversión ascendente de la frecuencia, estando dispuesto el conversor ascendente (220) entre el predistorsionador (110) y el amplificador (130).

11. Disposición de procesamiento de señal según las reivindicaciones precedentes, en la que la versión de la señal desplazada en fase está desplazada en fase 90°.

12. Disposición de procesamiento de señal según las reivindicaciones anteriores, en la que el amplificador (130) comprende un primer acoplador (230) y un segundo acoplador (235), estando configurado el primer acoplador (230) para proporcionar la señal procesada (y') al conversor descendente (150), estando configurado el segundo acoplador (235 ) para proporcionar la señal amplificada (y") al conversor descendente (150).

13. Disposición de emisora de radio con una trayectoria de transmisión, comprendiendo la trayectoria de transmisión una disposición de procesamiento de señal según una de las reivindicaciones precedentes.

14. Método de procesamiento de señal para procesar una señal de entrada, comprendiendo el método:

- la predlstorslón de la señal de entrada (x) de acuerdo con una característica de predlstorslón para obtener una señal procesada (y');

- la amplificación de la señal procesada (y') para obtener una señal amplificada (y");

- la multiplicación de una versión de la señal procesada (y') por una versión de la señal amplificada (y"), estando una de las versiones de la señal desplazada en fase, para obtener una primera señal convertida descendentemente (z1, zí);

5 - la multiplicación de la señal procesada (y') por la señal amplificada (y") para obtener una segunda señal convertida

descendentemente (z2, z2'); y

- la adaptación de la característica de predlstorslón en base a la primera señal convertida descendentemente (z1, z1') y la segunda señal convertida descendentemente (z2, z2').