Dispositivo de procesamiento de datos y método de procesamiento de datos.

Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende: una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC,

en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas,

en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo escalonado y en donde la matriz de información está representada por una tabla de valores iniciales de la matriz de control de paridad que representa, en su i-ésima fila, 1< i< 30, posiciones de elementos de `1' dentro de la

(1 + 72(i-1))-ésima columna de la matriz de información y

la tabla de valores iniciales de la matriz de control de paridad está constituida como sigue:

142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781 1934 2106 2117

3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047 2125

49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826 1865 1906 1956

148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736 1844 1947 2055

185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880 1910 1926 1991

424 444 923 1679

91 436 535 978

362 677 821 1695

1117 1392 1454 2030

35 840 1477 2152

1061 1202 1836 1879

242 286 1140 1538

111 240 481 760

59 1268 1899 2144

737 1299 1395 2072

34 288 810 1903

232 1013 1365 1729

410 783 1066 1187

113 885 1423 1560

760 909 1475 2048

68 254 420 1867

283 325 334 970

168 321 479 554

378 836 1913 1928

101 238 964 1393

304 460 1497 1588

151 192 1075 1614

297 313 677 1303

329 447 1348 1832

582 831 984 1900,

y en donde las posiciones de los elementos de `1' dentro de la w-ésima columna, (2 + 72(i-1))< w< (72 i), de la matriz de información se determina sobre la base de las posiciones de elementos de `1' dentro de la (1 + 72(i-1))- ésima columna mediante desplazamiento cíclico en conformidad con mod ((w-1), 72) x q con q ≥ 30 y mod (x, y) representando un resto adquirido dividiendo x por y.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/JP2011/069110.

Solicitante: SONY CORPORATION.

Nacionalidad solicitante: Japón.

Dirección: 1-7-1 KONAN MINATO-KU TOKYO 108-0075 JAPON.

Inventor/es: KIKUCHI,Atsushi, SHINOHARA,Yuji, YOKOKAWA,TAKASHI, YAMAMOTO,MAKIKO.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • SECCION H — ELECTRICIDAD > TECNICA DE LAS COMUNICACIONES ELECTRICAS > TRANSMISION DE INFORMACION DIGITAL, p. ej. COMUNICACION... > Sistemas de portadora modulada > H04L27/36 (Circuitos de modulación; Circuitos en el emisor)
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/11 (usando bits de paridad múltiple)
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/29 (combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos, códigos de producto generalizados, códigos concatenados, códigos internos y externos)
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/15 (Códigos cíclicos, es decir, desplazamientos cíclicos de palabras de código que producen otras palabras de código, p. ej. códigos definidos por un generador polinomial, códigos de Bose-Chaudhuri- Hocquenghem [BCH] (H03M 13/17 tiene prioridad))
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/27 (usando técnicas de entrelazado)
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/25 (Detección de errores o corrección de errores transmitidos por codificación espacial de la señal, es decir, añadiendo redundancia en la constelación de la señal, p. ej. modulación codificada de Trellis [TCM])
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/35 (Protección desigual o adaptativa contra los errores, p. ej. proporcionando un nivel diferente de protección según la importancia de la información de origen o adaptando la codificación según la variación de las características del canal de transmisión)
  • SECCION H — ELECTRICIDAD > CIRCUITOS ELECTRONICOS BASICOS > CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO,... > Codificación, decodificación o conversión de código... > H03M13/03 (Detección de errores o corrección de errores en transmisión por redundancia en la representación de los datos, es decir, palabras de código que contienen más dígitos que las palabras origen)

PDF original: ES-2544610_T3.pdf

 

google+ twitter facebook

Fragmento de la descripción:

Dispositivo de procesamiento de datos y método de procesamiento de datos

CAMPO TÉCNICO

La presente invención se refiere a un dispositivo de procesamiento de datos y a un método de procesamiento de datos y más en particular, a modo de ejemplo, a un dispositivo de procesamiento de datos y un método de procesamiento de datos que son capaces de mejorar la resistencia al error de datos.

ANTECEDENTES DE LA INVENCIÓN

Un código LDPC (Control de Paridad de Baja Densidad) tiene una alta capacidad de corrección de errores y, recientemente, a modo de ejemplo, se ha comenzado a utilizar ampliamente para un sistema de transmisión que incluye la difusión digital por satélite tal como una DVB (Difusión de Vídeo Digital) -S.2 (a modo de ejemplo, véase Documento 1 no patente) que se emplea en Europa. Además, el código LDPC se revisa para su empleo para difusión digital terrestre de la siguiente generación.

Según las recientes investigaciones pueden entenderse, utilizando el código LDPC, de forma similar a un código Turbo o semejante, que una capacidad próxima al límite de Shannon puede adquirirse a medida que aumenta la longitud del código. Además, puesto que el código LDPC tiene una propiedad de que una distancia mínima está en proporción a la longitud del código, el código LDPC tiene una buena característica de probabilidad de error de bloques como su característica propia y tiene una ventaja en que no ocurre, en la mayor parte de los casos, un así denominado fenómeno de nivel inferior de error, que se observa en las características de decodificación del código Turbo o similar.

En adelante, se describirá más concretamente el código LDPC. El código LDPC es un código lineal y, en este caso, se describirá como siendo de dos dimensiones, lo que no es necesario.

El código LDPC tiene una característica distintiva en que se dispersa una matriz de control de paridad que define el código LDPC. En este caso, una matriz dispersa es una matriz en la que el número de "1" de elementos de la matriz es muy pequeño (una matriz en la que la mayoría de los elementos son "0") .

La Figura 1 ilustra, a modo de ejemplo, una matriz de control de paridad H de un código LDPC.

En la matriz de control de paridad H ilustrada en la Figura 1, el peso de ponderación (el número de "1") (peso de columna) de cada columna es "3" y el peso (peso de fila) de cada fila es "6".

En la codificación (codificación LDPC) , en conformidad con el código LDPC, a modo de ejemplo, una matriz de generación G se genera sobre la base de la matriz de control de paridad H y una palabra de código (código LDPC) se genera multiplicando los bits de información de dos dimensiones por la matriz de generación G.

Más concretamente, un dispositivo de codificación que realiza la codificación de LDPC, en primer lugar, calcula una matriz de generación G que satisface la Ecuación GHT = 0 con HT que es una matriz transpuesta de la matriz de control de paridad H. En este caso, en donde la matriz de generación G es una matriz de tipo K x N, el dispositivo de codificación genera una palabra de código c (= uG) formada por N bits multiplicando la matriz de generación G por una fila de bits (vector u) de bits de información formados por K bits. La palabra de código (código LDPC) que se genera por el dispositivo de codificación se recibe en el lado de recepción a través de un canal de comunicaciones predeterminado.

La decodificación del código LDPC es un algoritmo propuesto por Gallager que le denomina decodificación probabilística y puede realizarse en conformidad con un algoritmo de transmisión de mensaje que está basado en la propagación de creencia en un así denominado gráfico de Tanner que está formado por un nodo variable (también denominado un nodo de mensaje) y un nodo de control. En adelante, el nodo variable y el nodo de control simplemente se referirán como nodos cuando sea adecuado.

La Figura 2 ilustra la secuencia de decodificación de un código LDPC.

En adelante, un valor real (LLR recibido) que se adquiere representando la probabilidad de "0" del valor del i-ésimo bit de código del código LDPC (una palabra de código) que se recibe en el lado de recepción como una relación de probabilidad logarítmica se referirá también como un valor recibido uoi uando sea adecuado. Además, un mensaje que es objeto de salida desde un nodo de control se indica por uj y un mensaje que sale desde un nodo variable se indica por vi.

En primer lugar, en la decodificación de un código LDPC, según se ilustra en la Figura 2, en la etapa S11, el código LDPC se recibe, el mensaje (mensaje de nodo de control) uj se inicializa a "0", una variable k que toma un valor

entero como un contador de un proceso de repetición se inicializa a "0" y el proceso prosigue con la etapa S12. En la etapa S12, sobre la base de un valor recibido u0i que se adquiere recibiendo el código LDPC, se adquiere un mensaje vi (mensaje de nodo variable) realizando un cálculo (cálculo del nodo variable) representado en la Ecuación (1) y se adquiere un mensaje uj realizando un cálculo (cálculo del nodo de control) representado en la Ecuación (2) sobre la base del mensaje vi.

[Ecuación 1]

** (Ver fórmula) **

[Ecuación 2]

** (Ver fórmula) **

En este caso dv y dc representadas en las ecuaciones (1) y (2) , son parámetros que representan los números de "1"

de la matriz de control de paridad H en la dirección vertical (columna) y la dirección horizontal (fila) , que se pueden seleccionar de forma arbitraria y, a modo de ejemplo, en el caso de un código (3, 6) dv = 3 y dc = 6.

Además, en el cálculo del nodo variable representado en la Ecuación (1) y el cálculo del nodo de control representado en la Ecuación (2) , cada entrada de mensaje desde una bifurcación (borde) (una línea que une el nodo variable y el nodo de control) al que un mensaje ha de ser objeto de salida no se establece como el objetivo del cálculo y en consecuencia, los márgenes de cálculo son 1 a dv-1 y 1 a dc-1. El cálculo del nodo de control representado en la Ecuación (2) se efectúa realmente disponiendo una tabla de una función R (v1, v2) representada en la Ecuación (3) que se define como una salida para dos entradas v1 y v2 por anticipado y de forma consecutiva (recursiva) utilizando la tabla según se representa en la Ecuación (4) .

[Ecuación 3]

** (Ver fórmula) **

[Ecuación 4]

** (Ver fórmula) **

Además, en la etapa S12, una variable k se incrementa en uno y el proceso prosigue con la etapa S13. En la etapa S13, se determina si la variable k es mayor, o no, que un número de decodificación de repetición predeterminado de 35 C veces. En la etapa S13, en un caso en donde la variable k se determina como no siendo mayor que C, el proceso se reenvía a la etapa S12 y se repite el mismo proceso.

Por otro lado, en un caso en donde la variable k se determina como siendo mayor que C en la etapa S13, el proceso prosigue con la etapa S14, se adquiere un mensaje vi como un resultado de decodificación que finalmente es objeto 40 de salida realizando un cálculo representado en la Ecuación (5) y es también objeto de salida, en donde finaliza el proceso de decodificación del código LDPC.

[Ecuación 5]

** (Ver fórmula) **

En este caso, el cálculo representado en la Ecuación (5) , a diferencia del cálculo del nodo variable representado en la Ecuación (1) , se realiza utilizando mensajes uj suministrados desde todas las bifurcaciones que están conectadas al nodo variable.

La Figura 3 ilustra, a modo de ejemplo, la matriz de control de paridad H de un código LDPC (3, 6) (tasa codificada de 1/2,... [Seguir leyendo]

 


Reivindicaciones:

1. Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende:

una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo escalonado y en donde la matriz de información está representada por una tabla de valores iniciales de la matriz de control de paridad que representa, en su i-ésima fila, 1 < i < 30, posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) -ésima columna de la matriz de información y la tabla de valores iniciales de la matriz de control de paridad está constituida como sigue:

142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781 1934 2106 2117 3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047 2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826 1865 1906 1956 148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736 1844 1947 2055 185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880 1910 1926 1991 424 444 923 1679 91 436 535 978 362 677 821 1695 1117 1392 1454 2030 35 840 1477 2152 1061 1202 1836 1879 242 286 1140 1538 111 240 481 760 59 1268 1899 2144 737 1299 1395 2072 34 288 810 1903 232 1013 1365 1729 410 783 1066 1187 113 885 1423 1560 760 909 1475 2048 68 254 420 1867 283 325 334 970 168 321 479 554 378 836 1913 1928 101 238 964 1393 304 460 1497 1588 151 192 1075 1614 297 313 677 1303 329 447 1348 1832 582 831 984 1900, y en donde las posiciones de los elementos de `1 dentro de la w-ésima columna, (2 + 72 (i-1) ) < w < (72 i) , de la matriz de información se determina sobre la base de las posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) ésima columna mediante desplazamiento cíclico en conformidad con mod ( (w-1) , 72) x q con q = 30 y mod (x, y) representando un resto adquirido dividiendo x por y.

2. Un método de codificación de bits de información que comprende:

codificar los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDCP, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2, sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo escalonado y en donde la matriz de información está representada por una tabla de valores iniciales de matriz de control de paridad que representa, en su i-ésima fila, 1 < i < 30 posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) -ésima columna de la matriz de información y la tabla de valores iniciales de la matriz de control de paridad está constituida como sigue:

142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781 1934 2106 2117 3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047 2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826 1865 1906 1956 148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736 1844 1947 2055 185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815.1842 1880 1910 1926 1991 424 923 1679 91 436 535 978 362 677 821 1695 1117 1392 1454 2030 35 840 1477 2152 1061 1202 1836 1879 242 286 1140 1538 111 240 481 760 59 1268 1899 2144 737 1299 1395 2072 34 288 810 1903 232 1013 1365 1729 410 783 1066 1187 113 885 1423 1560 760 909 1475 2048 68 254 420 1867 283 325 334 970 168 321 479 554 378 836 1913 1928 101 238 964 1393 304 460 1497 1588 151 192 1075 1614 297 313 677 1303 329 447 1348 1832 582 831 984 1900, y en donde las posiciones de los elementos de `1 dentro de la w-ésima columna, (2 + 72 (i-1) ) < w < (72 i) , de la matriz de información se determina sobre la base de las posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) ésima columna mediante desplazamiento cíclico en conformidad con mod ( (w-1) , 72) x q con q = 30 y mod (x, y) representado un resto adquirido dividiendo x por y.

3. Un dispositivo de procesamiento de datos para decodificar un código de Control de Paridad de Baja Densidad, LDPC, con el dispositivo de procesamiento de datos comprendiendo:

una unidad de decodificación para decodificar una palabra de código del código LDPC que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2, sobre la base de una matriz de control de paridad del código LDPC en bits de información, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo escalonado y en donde la matriz de información está representada por una tabla de valores iniciales de matriz de control de paridad que representa, en su i-ésima fila, 1 < i < 30 posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) -ésima columna de la matriz de información y la tabla de valores iniciales de la matriz de control de paridad está constituida como sigue:

142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781 1934 2106 2117 3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047 2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826 1865 1906 1956 148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736 1844 1947 2055 185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880 1910 1926 1991 424 444 923 1679 91 436 535 978 362 677 821 1695 1117 1392 1454 2030 35 840 1477 2152 1061 1202 1836 1879 242 286 1140 1538 111 240 481 760 59 1268 1899 2144 737 1299 1395 2072 34 288 810 1903 232 1013 1365 1729 410 783 1066 1187 113 885 1423 1560 760 909 1475 2048 68 254 420 1867 283 325 334 970 168 321 479 554 378 836 1913 1928 101 238 964 1393 304 460 1497 1588 151 192 1075 1614 297 313 677 1303 329 447 1348 1832 582 831 984 1900, y las posiciones de elementos de `1 dentro de la w-ésima columna, (2 + 72 (i-1) ) < w < (72 i) , de la matriz de información se determinan sobre la base de las posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) -ésima columna mediante desplazamiento cíclico en conformidad con mod ( (w-1) , 72) x q con q = 30 y mod (x, y) representando un resto adquirido dividiendo x por y.

4. El aparato de procesamiento de datos según la reivindicación 3, que incluye:

un desintercalador de paridad para desintercalar solamente bits de paridad de la palabra de código de LDPC.

5. El aparato de procesamiento de datos según la reivindicación 3, que incluye:

una unidad de memorización para memorizar la palabra de código de LDPC en una pluralidad de columnas;

un desintercalador de columnas con torsión para desintercalar los datos memorizados en una pluralidad de columnas en la dirección de la columna, 6. Un método de procesamiento de datos para decodificar un código de Control de Paridad de Baja Densidad, LDPC, que comprende:

una etapa de decodificación para decodificar una palabra de código del código LDPC que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2

sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo escalonado y en donde la matriz de información está representada por una tabla de valores iniciales de matriz de control de paridad que representa, en su i-ésima fila, 1 < i < 30, posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) -ésima columna de la matriz de información y la tabla de valores iniciales de la matriz de control de paridad está constituida como sigue:

142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781 1934 2106 2117 3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047 2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826 1865 1906 1956 148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736 1844 1947 2055 185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880 1910 1926 1991 424 444 923 1679 91 436 535 978 362 677 821 1695 1117 1392 1454 2030 35 840 1477 2152 1061 1202 1836 1879 242 286 1140 1538 111 240 481 760 59 1268 1899 2144 737 1299 1395 2072 34 288 810 1903 232 1013 1365 1729 410 783 1066 1187 113 885 1423 1560 760 909 1475 2048 68 254 420 1867 283 325 334 970 168 321 479 554 378 836 1913 1928 101 238 964 1393 304 460 1497 1588 151 192 1075 1614 297 313 677 1303 329 447 1348 1832 582 831 984 1900, y en donde las posiciones de elementos de `1 dentro de la w-ésima columna, (2 + 72 (i-1) ) < w < (72 i) , de la matriz de información se determina sobre la base de las posiciones de elementos de `1 dentro de la (1 + 72 (i-1) ) -ésima columna mediante desplazamiento cíclico en conformidad con mod ( (w-1) , 72) x q con q = 30 y mod (x, y) representando un resto adquirido dividiendo x por y.