PROCEDIMIENTO PARA AISLAR UN ORDENADOR DEFECTUOSO EN UN SISTEMA MULTIORDENADOR TOLERANTE A LOS ERRORES.

EN UN SISTEMA DE ORDENADORES MULTIPLES, EN PARTICULAR EN UN SISTEMA A BASE DE DOS A TRES ORDENADORES, DEBE SER AISLADO UN ORDENADOR RECONOCIDO COMO DEFECTUOSO CONSIDERANDO EL PRINCIPIO "FAIL-SAFE" DE TAL MODO QUE PUEDAN SEGUIR TRABAJANDO SIN EL ORDENADOR DEFECTUOSO. DE ACUERDO CON LA INVENCION EL ORDENADOR DEFECTUOSO OBTIENE A PARTIR DE LOS ORDENADORES NO DEFECTUOSOS UN COMANDO

(102), LLEGANDO COMPLETAMENTE Y AJUSTANDO CON ELLO LA ENTREGA DE DATOS. EN CASO DE QUE AL ORDENADOR DEFECTUOSO NO LE LLEGUE ESTE COMANDO Y SE CEDAN DATOS, NO SE GUIAN ESTOS AL ORDENADOR DEFECTUOSO (104). CON ELLO EL SISTEMA TOMA UNA SITUACION SEGURA, QUE PUEDA HACER EN BASE AL PROCESO DE COMPARACION DE SISTEMA INTERNO QUE UN ORDENADOR SOLO NO TENGA NINGUNA SALIDA ACTIVA. LA SOLUCION DE ACUERDO CON LA INVENCION ES CON ELLO ESPECIALMENTE APROPIADA PARA SISTEMAS DE CONTROL QUE OBEDECEN DE ACUERDO CON EL PRINCIPIO "FAIL SAFE", TAL COMO SE REQUIERE EN LA SEGURIDAD DE VIAS DE PASO EN TRAFICO FERROVIARIO O EN LA SUPERVISION DE CENTRALES NUCLEARES. EL PROCEDIMIENTO PUEDE SER REALIZADO COMPLETAMENTE COMO SOFTWARE; SIENDO SUPERFLUO EL INTERRUPTOR DE RELE NECESARIO.

Tipo: Resumen de patente/invención.

Solicitante: ALCATEL.

Nacionalidad solicitante: Francia.

Dirección: 54, RUE LA BOETIE,75088 PARIS.

Inventor/es: FITZKE, ANDRE, PREISINGER, KURT, KANTZ, HEINZ, DR.

Fecha de Publicación: .

Fecha Concesión Europea: 18 de Diciembre de 2002.

Clasificación Internacional de Patentes:

  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Detección de errores; Corrección de errores; Monitorización... > G06F11/16 (Detección o corrección de errores en un dato por redundancia en el hardware)
  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Detección de errores; Corrección de errores; Monitorización... > G06F11/18 (utilizando un enmascaramiento pasivo del defecto de los circuitos redundantes, p. ej. por lógica combinatoria de los circuitos redundantes, por circuitos de decisión mayoritaria)
google+ twitter facebookPin it
PROCEDIMIENTO PARA AISLAR UN ORDENADOR DEFECTUOSO EN UN SISTEMA MULTIORDENADOR TOLERANTE A LOS ERRORES.