PREVENCION DE ALTERACION DE DATOS ALMACENADOS EN LA MEMORIA DE SEGURIDAD DE UN MICROPROCESADOR DE CIRCUITO INTEGRADO.
UN MICROPROCESADOR DE CIRCUITO INTEGRADO (10) EN EL QUE PUEDE IMPEDIRSE LA ALTERACION DE LOS DATOS DE SEGURIDAD ALMACENADOS EN UNA POSICION PREDETERMINADA DE UNA MEMORIA (M) DEL MICROPROCESADOR.
EN UNA REALIZACION (FIGURA 1), EL MICROPROCESADOR (10) INCLUYE UNA MEMORIA (M) CON UNA MULTITUD DE POSICIONES DE MEMORIA Y UNA POSICION PREDETERMINADA PARA ALMACENAR LOS DATOS DE SEGURIDAD NO MODIFICABLES; UN CIRCUITO LOGICO DE CONTROL DE MEMORIA (38) ACOPLADO A LA MEMORIA POR UN BUS DE DIRECCION (46) PARA LOGRAR QUE LOS DATOS SE ALMACENEN EN LAS POSICIONES DE LA MEMORIA INDICADAS POR LAS SEÑALES DE DIRECCION PROVISTAS EN EL BUS DE DIRECCION; UN ELEMENTO DE FUSIBLE (42) QUE TIENE UN ESTADO INICIAL Y UN ESTADO ALTERADO IRREVERSIBLE; MEDIOS (44) ACOPLADOS AL ELEMENTO DE FUSIBLE PARA ALTERAR DE MODO IRREVERSIBLE EL ESTADO DEL ELEMENTO DE FUSIBLE COMO RESPUESTA A UNA SEÑAL DE CONTROL PREDETERMINADA (48); Y UN DESCODIFICADOR (40) ACOPLADO AL ELEMENTO DE FUSIBLE, EL CIRCUITO DE CONTROL DE MEMORIA Y EL BUS DE DIRECCION PARA SUPERVISAR EL ESTADO DEL ELEMENTO DE FUSIBLE Y DICHAS SEÑALES DE DIRECCION, Y PARA IMPEDIR QUE EL CIRCUITO DE CONTROL DE MEMORIA ALMACENE DATOS EN LA POSICION DE MEMORIA PREDETERMINADA UNA VEZ QUE SE HA ALTERADO DE MODO IRREVERSIBLE EL ESTADO DEL ELEMENTO DE FUSIBLE CUANDO LA POSICION PREDETERMINADA DE MEMORIA ESTA INDICADA POR UNA SEÑAL DE DIRECCION EN EL BUS DE DIRECCION. EN OTRA REALIZACION (FIGURA 2), EL MICROPROCESADOR (10) INCLUYE UNA PRIMERA MEMORIA (M) CON UNA MULTITUD DE POSICIONES DE MEMORIA Y UNA POSICION PREDETERMINADA PARA ALMACENAR LOS DATOS DE SEGURIDAD NO MODIFICABLES; UNA SEGUNDA MEMORIA (52); MEDIOS (55) PARA PERMITIR EL ALMACENAMIENTO DE UN ESQUEMA DE DATOS EN LA SEGUNDA MEMORIA; UN CIRCUITO LOGICO DE CONTROL DE MEMORIA (54) ACOPLADO A LA PRIMERA Y SEGUNDA MEMORIAS PARA LOGRAR QUE SE ALMACENEN LOS DATOS EN LA POSICION PREDETERMINADA DE LA PRIMERA MEMORIA COMO RESPUESTA A UNA SEÑAL DE ESCRITURA SIEMPRE QUE LA SEGUNDA MEMORIA CONTIENE UN ESQUEMA DE DATOS PREDETERMINADO; MEDIOS (66) ACOPLADOS A LA SEGUNDA MEMORIA PARA PERMITIR BORRAR EL CONTENIDO DE LA SEGUNDA MEMORIA; UN ELEMENTO DE FUSIBLE (56) QUE TIENE UN ESTADO INICIAL Y UN ESTADO ALTERADO IRREVERSIBLE; Y MEDIOS (58) ACOPLADOS AL ELEMENTO DE FUSIBLE PARA ALTERAR DE MODO IRREVERSIBLE EL ESTADO DEL ELEMENTO DE FUSIBLE COMO RESPUESTA A UNA SEÑAL DE CONTROL PREDETERMINADA (67); EN EL QUE EL ELEMENTO DE FUSIBLE ESTA ACOPLADO A LOS MEDIOS PARA PERMITIR ALMACENAR UN ESQUEMA DE DATOS EN LA SEGUNDA MEMORIA DE MODO QUE SOLO PUEDA ALMACENARSE DICHO ESQUEMA DE DATOS ANTES DE QUE EL ESTADO DEL ELEMENTO DE FUSIBLE HAYA SIDO ALTERADO DE MODO IRREVERSIBLE.
Tipo: Resumen de patente/invención.
Solicitante: GENERAL INSTRUMENT CORPORATION OF DELAWARE.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 2200 BYBERRY ROAD,HATBORO, PENNSYLVANIA 19040.
Inventor/es: MORONEY, PAUL, SHUMATE, WILLIAM ALLEN, GILBERG, ROBERT C.
Fecha de Publicación: .
Fecha Concesión Europea: 14 de Diciembre de 1994.
Clasificación Internacional de Patentes:
- G11C8/00 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).
Patentes similares o relacionadas:
DIRECCIONAMIENTO DE UNA MATRIZ DE MEMORIA., del 1 de Junio de 2005, de THIN FILM ELECTRONICS ASA: Método para el control de una pantalla o dispositivo de memoria direccionable por matriz pasiva, de células que comprenden un material polarizable eléctricamente que […]
DISPOSITIVO DE MEMORIA CON MEZCLADO NO PREDICTIBLE DE DIRECCIONES., del 16 de Junio de 2003, de GIESECKE & DEVRIENT GMBH: Dispositivo de memoria, con una memoria dotada de una serie de celdas de almacenamiento y un dispositivo de selección que selecciona una celda de almacenamiento […]
SISTEMA ELECTRICO Y/O ELECTRONICO INTEGRADO A MEDIOS DE AISLAMIENTO DE UN MODULO FUNCIONAL, DISPOSITIVO Y PROCEDIMIENTO DE AISLAMIENTO Y USO CORRESPONDIENTES., del 1 de Febrero de 2003, de ETAT FRANCAIS REPRESENTE PAR LE DELEGUE GENERAL POUR L'ARMEMENT: Sistema eléctrico y/o electrónico integrado, que incluye al menos un módulo funcional conectado a una tensión de alimentación (Val) […]
DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES., del 16 de Octubre de 2000, de SIEMENS AKTIENGESELLSCHAFT: LA INVENCION SE REFIERE A UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES, CON VARIAS CELULAS DE MEMORIA , SITUADAS EN LOS PUNTOS DE CRUCE DE LINEAS […]
DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES., del , de SIEMENS AKTIENGESELLSCHAFT: LA INVENCION SE REFIERE A UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES, COMPUESTO DE VARIAS CELULAS DE MEMORIA (SZ), SITUADAS EN UN SUSTRATO SEMICONDUCTOR […]
CHIP CON CIRCUITO INTEGRADO, DE SEGURIDAD, CON PANTALLA CONDUCTORA., del 1 de Octubre de 1999, de GENERAL INSTRUMENT CORPORATION: UN MICROPROCESADOR DE CIRCUITO INTEGRADO QUE CONTIENE UNA ZONA DE SEGURIDAD EN LA QUE SE PROCESAN Y ALMACENAN DATOS DE SEGURIDAD, INCLUYE UNA […]
PROCEDIMIENTO PARA LA PROGRAMACION SELECTIVA DE UNA MEMORIA NO VOLATIL., del 16 de Septiembre de 1999, de SIEMENS AKTIENGESELLSCHAFT: PARA LA APLICACION SELECTIVA DE UNA TENSION NEGATIVA DE PROGRAMACION A UNA LINEA DE PALABRAS (WLI) DE UNA MEMORIA NO VOLATIL SE APLICA EN PRIMER LUGAR LA […]
PREVENCION DEL RECONOCIMIENTO DE DATOS SECRETOS ALMACENADOS EN CHIPS DE CIRCUITOS INTEGRADOS ENCAPSULADOS., del 1 de Agosto de 1996, de GENERAL INSTRUMENT CORPORATION OF DELAWARE: UN CHIP DE CIRCUITO INTEGRADO INCLUYE UN ELEMENTO DE MEMORIA QUE ALMACENA DATOS SECRETOS, UNA CAPA DE MATERIAL OPACO QUE ENCAPSULA EL […]