DISPOSITIVO SEMICONDUCTOR DE POTENCIA.

La invención se refiere al campo de la electrónica de potencia y más particularmente a un dispositivo semiconductor de potencia de acuerdo con el preámbulo de la reivindicación independiente. Técnica Anterior Un diodo de potencia vertical típicamente comprende una capa base con bajo dopaje tipo n-, una capa de cátodo con alto dopaje tipo n+ sobre una cara de la capa base y una capa de ánodo con alto dopaje tipo p+ sobre la otra cara de la capa base. Las capas de ánodo y cátodo están típicamente formadas por implantación y una difusión posterior de dopantes en el interior de un substrato con dopaje de tipo n- (oblea). Sobre sus superficies exteriores la capa de cátodo y la capa de ánodo están cubiertas con capas de metal para contactar eléctricamente con el diodo. La difusión del cátodo y la metalización normalmente se extienden al borde físico del dispositivo. La difusión del ánodo, por otra parte, tiene que terminarse a cierta distancia desde el borde para poder soportar un campo eléctrico cuando se polariza de modo inverso. Normalmente, esto se hace limitando la capa de ánodo con dopaje p+ en la parte central del diodo y rodeándolo por una terminación de unión de limitación de campo. La metalización del ánodo por lo tanto tiene aproximadamente el mismo tamaño que la propia capa de ánodo con dopaje p+. El área entre la capa de ánodo con dopaje p+ y la capa de cátodo con dopaje n+ normalmente se define como el área activa del diodo. Una aplicación típica para tal diodo de potencia es como un diodo supresor en un circuito inversor IGBT. En tal aplicación, la parte crítica de la operación del diodo aparece cuando el diodo se conmuta a no conducción desde el estado de conducción al estado de bloqueo de no conducción cuando el IGBT se conmuta a conducción. Cuando el diodo está polarizado en modo directo, el ánodo inyectará huecos y el cátodo inyectará electrones en la capa base n-. En este modo, se constituirá un plasma de electrones-huecos y se almacenará en la capa base n- durante la fase del estado de conducción. Debido al hecho de que la capa de ánodo con dopaje p+ es menor en la dirección lateral que la capa de cátodo con dopaje n+, también se almacenará, por lo tanto, un plasma significativo de electrones-huecos en la capa n- por debajo del área del ánodo de terminación de la unión. Cuando el IGBT se conmuta a conducción, la corriente del diodo comenzará a disminuir con un cambio de corriente diF/dt determinado por la velocidad de conmutación del IGBT. Debido a las portadoras almacenadas en la capa base n-, la unión pn, sin embargo, no es capaz de soportar un voltaje inverso inmediatamente. Eventualmente, la corriente del diodo, por lo tanto llegará a cero y continuará aumentando a valores negativos. En esta etapa, los huecos almacenados comenzarán a fluir de vuelta al ánodo y los electrones almacenados al interior de los contactos del cátodo. Después de algún tiempo, la unión pn estará libre de portadores almacenados y se comenzará a formar un campo eléctrico, que soporta un voltaje inverso aún en aumento a medida que se barre adicionalmente el plasma de electroneshuecos almacenados. Los huecos almacenados en el área de la capa base n- por debajo de la terminación de la unión fluirán principalmente dentro del borde de la capa de ánodo p+. Debido a la curvatura del perfil de difusión, el campo eléctrico evidentemente será más alto en este punto que en la parte central del ánodo donde prevalecen las condiciones 1 D, es decir el campo eléctrico en la parte central no tienen componentes en la dirección lateral. Especialmente durante el rápido proceso de conmutación a no conducción que comprende cambios elevados de corriente diF/dt, la densidad de corriente de huecos puede ser muy alta y por lo tanto actuar como una carga espacial positiva adicional. Esta carga adicional aumentará adicionalmente la intensidad del campo eléctrico en el borde del ánodo. Si el campo eléctrico excede la intensidad crítica, se establecerá una generación de avalancha (efecto de avalancha dinámica), y dará como resultado un aumento adicional de la densidad de corriente. La combinación de la alta densidad de corriente y el campo eléctrico elevado conducirán a una alta disipación de potencia en esta región. Esto puede conducir a una aceleración térmica local y el posterior fallo del diodo. En el caso de una velocidad de conmutación de IGBT elevada, es decir un cambio de corriente diF/dt elevado, alto voltaje del enlace DC, una inductancia parásita del circuito elevada, una corriente directa inicial del diodo elevada y una temperatura del diodo elevada, la situación se volverá más crítica, y por lo tanto, la probabilidad de fallo del diodo aumentará. El documento DE 198 04 580 muestra diferentes realizaciones de un diodo semiconductor de potencia por las cuales puede evitarse el efecto de fallo de borde mencionado anteriormente. Los métodos propuestos pueden dividirse fundamentalmente en dos categorías diferentes: el borde de la capa del ánodo puede hacerse menos sensible a la corriente de huecos usando diferentes métodos de terminación o como alternativa, puede eliminarse la corriente de huecos. En una realización la capa de ánodo comprende una región central p+ altamente dopada, que está rodeada por una región exterior del diodo con una concentración menor de dopantes (dopado p-). En este caso, la eficacia del emisor de la región de borde del ánodo será menor y por lo tanto se almacenará un menor plasma de electroneshuecos por debajo del área de la terminación de la unión, reduciendo de este modo el efecto de avalancha dinámica durante el paso a no conducción del diodo. Como alternativa, puede usarse una técnica de terminación de la unión no plana, donde la capa del ánodo se somete a un proceso de grabado, dejando una región central de dopaje p+ tipo meseta con el metal de contacto situado en la parte superior de la meseta. Adicionalmente, en otra realización la 2 E07820844 27-10-2011   capa de cátodo con dopaje n+ se extiende sólo en una parte central del diodo y está rodeada por una capa con dopaje n. Como alternativa, también es posible restringir la capa de metal del cátodo a la parte central del diodo. En ambos casos, el área de emisión de electrones sobre la cara del cátodo se va a reducir lateralmente. El flujo de corriente en las regiones exteriores del diodo se reducirá y se almacenará una menor carga, reduciendo de nuevo el flujo de huecos dentro del borde de la unión del ánodo durante la recuperación inversa. En el documento DE 10330 571 se muestra un diodo vertical. El diodo tiene una capa de cátodo, que está rodeada por un área de contacto de bajo dopaje de tipo n- en el borde. Por tal cátodo la inyección de electrones se reducirá extremadamente, pero no puede eliminarse completamente. El documento EP 0 485 059 muestra un diodo de potencia con una capa n++ altamente dopada sobre la cara del cátodo. Fuera del área activa, se incorporan zonas p++ altamente dopadas en la capa n++ de modo que se alternan las zonas n++ y p++, siendo iguales entre sí los anchos de estas zonas. Una capa de la oblea con dopaje n+ cubre las zonas p++ así como la capa n++. Las zonas p++ y las zonas n++ están en contacto con el electrodo del cátodo, que cubre toda la superficie del diodo sobre la cara del cátodo. Como en este dispositivo las zonas p++ se alternan con las zonas n++ del lado del cátodo, se reduce la inyección de portadores desde la región exterior del área activa, pero aún hay portadores que pueden inyectarse desde esta región. El documento US 4377816 se refiere a un diodo de avalancha con zonas p+ rodeando una capa n+. Las zonas p+ están dispuestas a distancia de la capa n+ y las zonas p+ están dispuestas directamente adyacentes a la capa base con dopaje n-. La metalización de la cara del cátodo cubre sólo la parte central del dispositivo por debajo de la capa n+, porque de otro modo las portadoras fluirían sobre la capa base con dopaje n- directamente al electrodo del cátodo, de este modo el efecto de la capa con dopaje n+ se perdería y se reduciría la intensidad máxima de campo. Además, para la fabricación de la metalización del cátodo es necesaria una etapa de enmascaramiento adicional. Los documentos FR 1 490 051 y EP 0 794 578 muestran un diodo con islas p+ que están dispuestas sobre la cara del cátodo dentro de la capa n+ en la región activa para inyectar huecos durante la recuperación, mejorando de este modo la suavidad en la recuperación del diodo. Descripción de la invención Es un objeto de la invención proporcionar un diodo semiconductor de potencia con una robustez mejorada durante el paso a no conducción (recuperación inversa) para evitar o al menos reducir un efecto de avalancha dinámica y un posterior calentamiento local del borde de la... [Seguir leyendo]

1. Dispositivo semiconductor de potencia (1) con una primera capa (2) de un primer tipo de conductividad, que tiene una primera cara principal (21) y una segunda cara principal (22) opuesta a la primera cara principal (21), una segunda capa (3) de un segundo tipo de conductividad, que está dispuesta en una región central de la primera cara principal (21), una cuarta capa conductora eléctricamente (4), que está dispuesta sobre la segunda capa (3) sobre la cara opuesta a la primera capa (2), una tercera capa (5), que está dispuesta sobre la segunda cara principal (22) y que comprende una primera zona (51) del primer tipo de conductividad con un dopaje más alto que la primera capa (2), y una quinta capa conductiva eléctricamente (6), que está dispuesta sobre la tercera capa (5) sobre la cara opuesta de la primera capa (2), definiendo el área entre la segunda capa (3) y la primera zona (51) un área activa (9, 9', 9'', 9'''), en el que la tercera capa (5) comprende una segunda zona (52) del segundo tipo de conductividad, que está dispuesta en el mismo plano que la primera zona (51), una sexta capa (10) del primer tipo de conductividad con un dopaje, que es más bajo que el de la primera zona (51) y más alto que el de la primera capa (2), está dispuesto entre la, al menos una, segunda zona (52) y la primera capa (2) la quinta capa conductiva eléctricamente (6) cubre completamente el lado de la tercera capa (5), que está dispuesta en oposición a la primera capa (2), caracterizada porque la segunda zona (52) rodea completamente a la primera zona (51), y porque la segunda zona (52) está dispuesta directamente adyacente a la primera zona (51) y cubre completamente la quinta capa conductiva eléctricamente (6) sobre su cara hacia la primera capa (2) alrededor del área activa (9, 9', 9'', 9''') o la segunda zona (52) está dispuesta a una distancia lateral desde la primera zona (51), en donde la sexta capa (10) está dispuesta en la región entre la primera zona (51) y la segunda zona (52) y en el que la segunda zona (52) cubre completamente la quinta capa conductiva eléctricamente (6) sobre su cara hacia la primera capa (2) alrededor del área activa (9, 9', 9'', 9''') y dicha región. 2. Dispositivo semiconductor (1) de acuerdo con la reivindicación 1 caracterizado porque la primera zona (51) está dispuesta de forma simétrica a la segunda capa (3) y/o a la cuarta capa conductiva eléctricamente (4). 3. Dispositivo semiconductor (1) de acuerdo con cualquiera de las reivindicaciones 1 a 2, caracterizado porque el ancho (53'') de la primera zona (51) es mayor que el ancho (31) de la segunda capa (3) sobre al menos una cara por una diferencia de ancho (54'). 4. Dispositivo semiconductor (1) de acuerdo con la reivindicación 2 caracterizado porque la diferencia de ancho (54, 54') corresponde al máximo para el grosor de la primera capa (2) más 500 m, en particular para el grosor de la primera capa (2). 5. Dispositivo semiconductor (1) de acuerdo con cualquiera de las reivindicaciones de 1 a 4, caracterizado porque la primera zona (51) comprende las tercera zonas (55) del segundo tipo de conductividad. 6. Dispositivo semiconductor (1) de acuerdo con cualquiera de las reivindicaciones de 1 a 5, caracterizado porque las regiones de protección (8) del segundo tipo de conductividad están dispuestas sobre la primera cara principal (21) en una región alrededor de la segunda capa (3). 7 E07820844 27-10-2011   8 E07820844 27-10-2011   9 E07820844 27-10-2011   E07820844 27-10-2011