DISPOSICION DE CIRCUITO CON UN CIRCUITO DE PRUEBA.
LA INVENCION ESTA RELACIONADA CON UN DISPOSITIVO DE CIRCUITO CON UN NUMERO PREDETERMINADO DE LINEAS EN GRUPO (WLO,
..., WLM, BLO, ..., BLM) CONFIGURADAS PARALELA Y REGULARMENTE EN UN SUBSTRATO SEMICONDUCTOR (26), EN LAS QUE SE CONECTAN UN GRAN NUMERO DE CIRCUITOS ELEMENTALES ELECTRONICOS (7) CONFIGURADOS EN EL SUBSTRATO SEMICONDUCTOR (26) Y, FUNDAMENTALMENTE, DEL MISMO TIPO, ESTANDO PREVISTO UN CIRCUITO DE PRUEBA PARA LA COMPROBACION DEL FUNCIONAMIENTO ELECTRONICO DE LOS CIRCUITOS ELEMENTALES (7) Y/O DE LAS LINEAS EN GRUPO (WLO, ..., WLM, BLO, ..., BLM) QUE TAMBIEN SE REALIZA INTEGRADO EN EL SUBSTRATO SEMICONDUCTOR (26) DE LA DISPOSICION DE CIRCUITO Y QUE PRESENTA UN DISPOSITIVO DE CONEXION (30) ASIGNADO A LAS LINEAS EN GRUPO (WLO, ..., WLM, BLO, ..., BLM), POR MEDIO DEL CUAL ES POSIBLE SOLICITAR, AL MENOS UNA LINEA EN GRUPO PREDETERMINADA (WLN, BLN) CON UNA PRIMERA SEÑAL DE PRUEBA Y OTRA LINEA EN GRUPO (WLN', BLN', N'=N-1, N'=N+1) DISPUESTA DIRECTAMENTE ADYACENTE FRENTE A LA LINEA EN GRUPO (WLN, BLN) PREDETERMINADA CON UNA SEGUNDA SEÑAL DE PRUEBA QUE, FRENTE A LA PRIMERA SEÑAL DE PRUEBA, PRESENTA UN NIVEL DE PRUEBA DIFERENTE, Y ESTANDO PREVISTO UN DISPOSITIVO DE DETECCION (31) ASIGNADO A LAS LINEAS EN GRUPO (WLO, ..., WLM, BLO, ..., BLM) QUE REGISTRA UNA SEÑAL DE SALIDA DERIVADA DE LAS LINEAS EN GRUPO (WLN, BLN O WLN', BLN') SOMETIDAS A LA PRIMERA O LA SEGUNDA SEÑAL DE PRUEBA.
Tipo: Resumen de patente/invención.
Solicitante: SIEMENS AKTIENGESELLSCHAFT.
Nacionalidad solicitante: Alemania.
Dirección: WITTELSBACHERPLATZ 2,80333 MUNCHEN.
Inventor/es: ZETTLER, THOMAS, GEORGAKOS, GEORG, SOMMER, DIETHER.
Fecha de Publicación: .
Fecha Solicitud PCT: 26 de Marzo de 1997.
Fecha Concesión Europea: 16 de Febrero de 2000.
Clasificación Internacional de Patentes:
- G11C29/00 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby").
Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Finlandia, Oficina Europea de Patentes, Brasil, China, Japón, República de Corea, México, Federación de Rusia, Ucrania, Estados Unidos de América.
Patentes similares o relacionadas:
Dispositivo y procedimiento para el procesamiento de cuadros de datos en serie, del 11 de Octubre de 2018, de DR. JOHANNES HEIDENHAIN GMBH: Dispositivo para el procesamiento de cuadros de datos en serie, que comprende una unidad de convertidor en serie-paralelo , una unidad de evaluación […]
Bomba de hélice y estación de bombeo, del 28 de Septiembre de 2016, de Xylem IP Holdings LLC: Bomba de hélice para el bombeo de líquido, que comprende: 5 una carcasa de bomba tubular que se extiende axialmente , que tiene una superficie interior […]
Métodos para la gestión y el almacenamiento de datos corregidos, del 28 de Agosto de 2013, de Intelligent Intellectual Property Holdings LLC: Un método para gestionar datos en un sistema de memoria con una matriz de memoria no volátil queincluye múltiples bloques, un bloque representando […]
PROCESO Y DISPOSITIVO PARA LA DETERMINACION AUTOMATICA DE LA ALTA TENSION NECESARIA PARA LA PROGRAMACION/BORRADO DE UNA EEPROM, del 16 de Octubre de 1999, de SIEMENS AKTIENGESELLSCHAFT: MEDIANTE EL PROCESO DE ACUERDO CON LA INVENCION ES POSIBLE DETERMINAR, INDIVIDUALMENTE PARA CADA MEMORIA DE SEMICONDUCTOR DE VALOR FIJO, PROGRAMABLE Y BORRABLE […]
METODO DE AUTODIAGNOSTICO DE UN EQUIPO DE TELEFONO MOVIL PARA SU USO EN UN SISTEMA DE CONMUTACION DE TELEFONO MOVIL Y EQUIPO DE TELEFONO MOVIL APLICADO AL METODO., del 1 de Mayo de 1997, de NEC CORPORATION: EL PRESENTE INVENTO DESCRIBE UN METODO DE AUTODIAGNOSTICO QUE ACORTA EL TIEMPO DE DIAGNOSTICO DE UNA ROM QUE ESTA PROVISTA EN UN EQUIPO DE TELEFONO MOVIL PARA SU USO […]
DISPOSICION DE CIRCUITO PARA VERIFICAR DATOS ALMACENADOS EN UNA MEMORIA DE ACCESO ALEATORIO., del 16 de Agosto de 1996, de PLESSEY SEMICONDUCTORS LIMITED: LA DISPOSICION DE CIRCUITO COMPRENDE, PARA CADA UBICACION DE BIT EN UNA COLUMNA DEL RAM, UN REGISTRO DE CORRIMIENTO DE ENTRADA, UN MULTIPLEXADOR Y […]
UNA CELULA DE BITS DE RAM NO VOLATIL., del 16 de Noviembre de 1995, de HUGHES MICROELECTRONICS LIMITED: UNA CELULA DE MEMORIA CONSTA DE UN ENGANCHE BIESTABLE CON NODOS PRIMERO Y SEGUNDO, AL MENOS DOS TRANSISTORES NO VOLATILES NV1, NV2 CADA UNO CON UNA […]
ARQUITECTURA DE MEMORIA CON AUTO-TEST INTEGRADO (BIST) QUE TIENE INTERPRETACION DE COMANDOS DISTRIBUIDA Y PROTOCOLO DE COMANDOS GENERALIZADO, del 1 de Diciembre de 2009, de QUALCOMM INCORPORATED: Un sistema que comprende: un controlador centralizado de auto-test incorporado (BIST) que almacena un algoritmo adaptado para comprobar una pluralidad de módulos […]