ARQUITECTURA DE MEMORIA FLASH QUE IMPLEMENTA MULTIPLES BANCOS DE MEMORIA FLASH PROGRAMABLES SIMULTANEAMENTE, QUE SON COMPATIBLES CON UNA CENTRAL.

Un sistema de memoria flash (1001) que comprende una pluralidad de bancos de memoria separados y direccionables independientemente

(1020, 1022, 1024, 1026), cada banco de memoria (1020, 1022, 1024, 1026) comprendiendo: a. una pluralidad de áreas de almacenamiento de datos no volátiles, direccionables independientemente y programables independientemente; b. un registro de datos RAM principal (1030, 1032, 1034, 1036); y c. un valor exclusivo del fabricante, incluyendo medios para cargar el valor exclusivo del fabricante en un paquete de datos de establecimiento de conexión (1100), tras la puesta en servicio, donde el sistema de memoria flash (1001) está configurado para funcionar selectivamente en un primer nuevo de almacenamiento de datos y en un segundo modo de almacenamiento de datos, en respuesta al valor exclusivo del fabricante, el primer modo de almacenamiento de datos siendo un modo por defecto, en el que un solo ciclo de programación acorde con el primer modo de almacenamiento de datos, comprende un almacenamiento de datos en un solo registro de datos RAM, para una programación en una sola página.

Tipo: Resumen de patente/invención.

Solicitante: LEXAR MEDIA, INC.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 47421 BAYSIDE PARKWAY,FREMONT, CA 94538.

Inventor/es: ESTAKHRI,PETRO.

Fecha de Publicación: .

Fecha Solicitud PCT: 17 de Mayo de 2001.

Fecha Concesión Europea: 19 de Septiembre de 2007.

Clasificación PCT:

  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Acceso, direccionamiento o asignación en sistemas... > G06F12/06 (Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de dirección, especialización de memoria (G06F 12/08 tiene prioridad))
  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > Acceso, direccionamiento o asignación en sistemas... > G06F12/02 (Direccionamiento o asignación; Redireccionamiento (secuencia de dirección de programa G06F 9/00; disposiciones para seleccionar una dirección en una memoria digital G11C 8/00))
  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > RECONOCIMIENTO DE DATOS; PRESENTACION DE DATOS; SOPORTES... > Soportes de registro para utilización con máquinas... > G06K19/07 (con chips de circuito integrado)
  • SECCION G — FISICA > COMPUTO; CALCULO; CONTEO > TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores... > G06F12/00 (Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11))
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/02 (programables eléctricamente)
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Disposiciones para seleccionar una dirección en... > G11C8/12 (Circuitos de selección de grupo, p.ej. para la selección de un bloque de memoria, la selección de un circuito integrado, la selección de una red de celdas)
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/20 (Inicialización; Preselección de datos; Identificación de "chip")
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/32 (Circuitos de sincronización)

Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Lituania, Letonia, Ex República Yugoslava de Macedonia, Albania.

google+ twitter facebookPin it
ARQUITECTURA DE MEMORIA FLASH QUE IMPLEMENTA MULTIPLES BANCOS DE MEMORIA FLASH PROGRAMABLES SIMULTANEAMENTE, QUE SON COMPATIBLES CON UNA CENTRAL.