Un aparato de procesamiento de datos utilizable para mapear o correlacionar símbolos de datos de entrada para ser comunicados sobre un número predeterminado de señales de subportadoras de un símbolo Multiplexado por División de Frecuencias Ortogonales,

OFDM, comprendiendo el aparato de procesamiento de datos

Aparato y método de procesamiento de datos.

Campo de la invención

La presente invención se refiere a aparatos de procesamiento de datos utilizables para mapear símbolos de datos de entrada sobre señales de subportadora de símbolos de Multiplexado por División de Frecuencias Ortogonales (OFDM). La presente invención se refiere también a un generador de direcciones para utilizar en la escritura de símbolos en, y lectura de símbolos desde, la memoria del intercalador.

Las realizaciones de la presente invención pueden proporcionar un transmisor OFDM.

Antecedentes de la invención

El estándar Difusión de Vídeo Digital-Terrestre (Digital Video Broadcasting-Terrestrial, DVB-T) utiliza Multiplexado por División de Frecuencias Ortogonales (OFDM, Orthogonal Frequency Division Multiplexing) para comunicar a receptores datos que representan imágenes de vídeo y sonido, a través de una señal de difusión de comunicaciones por radio. Es sabido que hay dos modos para el estándar DVB-T que se conocen como el modo 2k y el modo 8k. El modo 2k proporciona 2048 subportadoras mientras que el modo 8k proporciona 8192 subportadoras. Análogamente, para el estándar Difusión de Vídeo Digital-Portátil (DVB-H, Digital Video Broadcasting-Handheld) se ha previsto un modo 4k en el que el número de subportadoras es de 4096.

Para mejorar la integridad de los datos comunicados utilizando DVB-T o DVB-H se proporciona un intercalador de símbolos para intercalar símbolos de datos de entrada a medida que estos símbolos son mapeados en las señales de subportadora de un símbolo OFDM. Un intercalador de símbolos semejante comprende una memoria de intercalador en combinación con un generador de direcciones. El generador de direcciones genera una dirección para cada uno de los símbolos de entrada, indicando cada dirección una de las señales de subportadora del símbolo OFDM sobre la cual se ha de mapear el símbolo de datos. Para el modo 2k y el modo 8k se ha descrito una disposición en el estándar DVB-T para generar las direcciones para el mapeo o mapeado. Análogamente, para el modo 4k del estándar DVB-H se ha previsto una disposición para generar direcciones para el mapeo y en la solicitud de patente europea 1 463 256 se describe un generador de direcciones para implementar este mapeo. El generador de direcciones comprende un registro de desplazamiento de retroalimentación lineal que sirve para generar una secuencia de bits pseudoaleatoria y un circuito de permutación. El circuito de permutación permuta el orden del contenido del registro de desplazamiento de retroalimentación lineal, para generar una dirección. La dirección proporciona una indicación de una localización de memoria de la memoria de intercalador, para escribir el símbolo de datos de entrada en la memoria de intercalador, o leer el símbolo datos de entrada desde esta, para el mapeo en una de las señales de subportadora del símbolo OFDM. Análogamente, se dispone un generador de direcciones en el receptor para generar direcciones de la memoria del intercalador, con el objeto de escribir los símbolos de datos recibidos en la memoria de intercalador, o leer los símbolos de datos desde esta para formar un flujo de datos de salida.

En un artículo publicado titulado "DVB-RCT: A standard for Interactive DVB-T", de G. Faria y F. Scalise, se describen dos sistemas para implementar un canal de retorno para DVB Terrestre.

En el documento US 6 353 900 se describe un intercalador que incluye un generador de direcciones para generar una dirección de una memoria del intercalador utilizando un generador de números pseudoaleatorios. Los datos se escriben en la memoria de intercalador en orden secuencial, y a continuación se leen utilizando direcciones especificadas por el generador de direcciones.

De acuerdo con otro desarrollo del estándar de difusión denominado Difusión de Video Digital-Terrestre y conocido como DVB-T2, se ha propuesto la posibilidad de proporcionar otros modos para comunicar datos.

Compendio de la invención

De acuerdo con un aspecto de la presente invención se proporciona un aparato de procesamiento de datos utilizable para mapear símbolos de datos de entrada para ser comunicados en una serie predeterminada de señales de subportadora de un símbolo Multiplexado por División de Frecuencias Ortogonales (OFDM). El aparato de procesamiento de datos comprende un intercalador utilizable para ingresar en una memoria de intercalador el número predeterminado de símbolos de datos de entrada para mapear en las señales de subportadora OFDM, para leer desde la memoria del intercalador los símbolos de datos de entrada para las subportadoras OFDM con el objeto de llevar a cabo el mapeo. La lectura de salida es en un orden diferente a la lectura de entrada, determinándose el orden a partir de un conjunto de direcciones, con la consecuencia de que los símbolos de datos de entrada son intercalados en las señales de subportadora. El conjunto de direcciones es determinado por un generador de direcciones, generándose una dirección para cada uno de los símbolos de entrada, con el objeto de indicar una de las señales de subportadora en la que ha de mapearse el símbolo de datos.

El generador de direcciones comprende un registro de desplazamiento de retroalimentación lineal que incluye un número predeterminado de etapas de registro y es utilizable para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador, un circuito de permutación y una unidad de control. El circuito de permutación es utilizable para recibir el contenido de las etapas de los registros de desplazamiento y para permutar los bits presentes en las etapas de los registros de acuerdo con un código de permutación, con el objeto de crear una dirección de una de las subportadoras OFDM.

La unidad de control es operativa en combinación con un circuito de verificación de direcciones para regenerar una dirección, cuando una dirección generada excede una dirección válida máxima predeterminada. El aparato de procesamiento de datos está caracterizado porque la dirección válida máxima predeterminada es menor que mil veinticuatro, el registro de desplazamiento de retroalimentación lineal tiene nueve etapas de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal, de , y el código de permutación forma, con un bit adicional, una dirección de diez bits R_i[n] para el i-ésimo símbolo de datos a partir del bit presente en la n-ésima etapa del registro R'_i[n], de acuerdo con la tabla:

Aunque dentro del estándar DVB-T se conoce el proporcionar el modo 2k y el modo 8k, y el estándar DVB-H proporciona un modo 4k, se ha propuesto proporcionar un modo 1k para DVB-T2. Si bien el modo 8k proporciona una disposición para establecer una red de una sola frecuencia con suficientes períodos de protección para acomodar mayores retardos de propagación entre transmisores DVB, es sabido que el modo 2k proporciona una ventaja en aplicaciones móviles. Esto se debe a que el período de símbolos 2k es solo la cuarta parte del período de símbolos 8k, lo que permite que la estimación de canal se actualice con mayor frecuencia permitiendo que el receptor siga con mayor precisión la variación temporal del canal debida a efecto Doppler y otros. Por lo tanto el modo 2k es ventajoso para aplicaciones móviles. Sin embargo, se ha planteado la necesidad de un sistema de comunicaciones OFDM acorde con el estándar DVB-T2 para comunicar en entornos incluso más severos, lo que requiere que un receptor trabaje con mayores variaciones temporales en el canal de comunicaciones, tal como en aplicaciones móviles. Por lo tanto se ha propuesto un modo 1k, aunque con el modo 1k se necesitará una red de múltiples frecuencias que complica una disposición de transmisores para proporcionar un sistema de difusión. Sin embargo, para proporcionar el modo 1k debe proporcionarse un intercalador de símbolos para mapear los símbolos de datos de entrada a las señales de subportadora del símbolo OFDM.

Las realizaciones de la presente invención pueden proporcionar un aparato de procesamiento de datos utilizable como un intercalador de símbolos para mapear símbolos de datos para ser comunicados a un símbolo OFDM, que tiene básicamente mil señales de subportadora. En una realización, el número de señales de subportadora puede ser un valor que se encuentre sustancialmente...

1. Un aparato de procesamiento de datos utilizable para mapear o correlacionar símbolos de datos de entrada para ser comunicados sobre un número predeterminado de señales de subportadoras de un símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM, comprendiendo el aparato de procesamiento de datos

un intercalador (33) utilizable para ingresar en una memoria (100) del intercalador el número predeterminado de símbolos de datos de entrada sobre las señales de subportadora OFDM, y para leer desde la memoria (100) del intercalador los símbolos de datos de entrada para las subportadoras OFDM para efectuar el mapeo o mapeado, siendo la lectura de salida en un orden diferente al ingreso, determinándose el orden a partir de un conjunto de direcciones, con la consecuencia de que los símbolos de datos son intercalados sobre las señales de subportadora,

un generador (102) de direcciones utilizable para generar el conjunto de direcciones, generándose una dirección para cada uno de los símbolos de datos de entrada, con el objeto de indicar una de las señales subportadora sobre la que el símbolo de datos ha de mapearse, comprendiendo el generador (102) de direcciones

un registro (200) de desplazamiento de retroalimentación lineal que incluye un número predeterminado de etapas del registro y que es utilizable para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador,

un circuito (210) de permutación utilizable para recibir el contenido de las etapas del registro de desplazamiento y para permutar los bits presentes en las etapas del registro de acuerdo con un código de permutación con el objeto de formar una dirección de una de las subportadoras OFDM, y

una unidad de control (224) utilizable en combinación con un circuito (216) de verificación de direcciones, para regenerar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, caracterizado porque

la dirección válida máxima predeterminada es menor que mil veinticuatro,

el registro (200) de desplazamiento de retroalimentación lineal tiene nueve etapas de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal, de , y el código de permutación forma, con un bit adicional (218), una dirección de diez bits R_i[n] para el i-ésimo símbolo de datos a partir del bit presente en la n-ésima etapa de registro R'_i[n], de acuerdo con un código definido por la tabla:

2. Un aparato de procesamiento de datos como el reivindicado en la reivindicación 1, en el que la dirección válida máxima predeterminada es un valor entre setecientos y mil veinticuatro.

3. Un aparato de procesamiento de datos como el reivindicado en la reivindicación 1 o 2, en el que el símbolo OFDM incluye subportadoras piloto, que están dispuestas para transportar símbolos conocidos, y la dirección válida máxima predeterminada depende de un número de los símbolos de subportadoras piloto presentes en el símbolo OFDM.

4. Un aparato de procesamiento de datos como el reivindicado en la reivindicación 1, 2 ó 3, en el que la memoria (100) del intercalador es utilizable para efectuar el mapeo de los símbolos de datos de entrada sobre las señales de subportadora para los símbolos OFDM pares mediante la acción de ingresar los símbolos de datos de acuerdo con el conjunto de direcciones generadas por el generador de direcciones y leyendo en un orden secuencial, y para los símbolos OFDM impares mediante la acción de ingresar los símbolos en la memoria (100) del intercalador en un orden secuencial y leyendo los símbolos de datos desde la memoria (110) de acuerdo con el conjunto de direcciones generadas por el generador de direcciones (102).

5. Un aparato de procesamiento de datos como el reivindicado en cualquiera de las reivindicaciones 1 a 4, en el que el circuito (210) de permutación es utilizable para cambiar el código de permutación, que permuta el orden de los bits de las etapas de registro para formar las direcciones, desde un símbolo OFDM a otro.

6. Un aparato de procesamiento de datos como el reivindicado en la reivindicación 5, en el que el circuito de permutación (210) es utilizable para funcionar cíclicamente a través de una secuencia de diferentes códigos de permutación para sucesivos símbolos OFDM.

7. Un aparato de procesamiento de datos como el reivindicado en la reivindicación 6, en el que la secuencia de códigos de permutación comprende dos códigos de permutación, que son:

y

8. Un aparato de procesamiento de datos como el reivindicado en la reivindicación 6 ó 7, en el que las subportadoras de los símbolos OFDM son la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos OFDM de cualquiera de una pluralidad de modos operativos, y los símbolos de datos de entrada incluyen primeros conjuntos de símbolos de datos de entrada para mapear sobre los símbolos OFDM pares, y segundos conjuntos de símbolos de datos de entrada para mapear sobre los símbolos OFDM impares, y el aparato de procesamiento de datos es utilizable para intercalar los símbolos de datos de entrada desde ambos primer y segundo conjuntos de acuerdo con un proceso de intercalación impar,

incluyendo el proceso de intercalación impar

escribir los primeros conjuntos de símbolos de datos de entrada en una primera parte (401) de la memoria (100) del intercalador, de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada,

leer los primeros conjuntos de símbolos de datos de entrada desde la primera parte (401) de la memoria (100) del intercalador en las señales de subportadora de los símbolos OFDM pares de acuerdo con una orden definida por el conjunto de direcciones generadas con uno de los códigos de permutación de la secuencia,

escribir el segundo conjunto de símbolos de datos de entrada en una segunda parte de la memoria (100) del intercalador, de acuerdo con un orden secuencial de los segundos conjuntos de los símbolos de datos de entrada, y

leer los segundos conjuntos de símbolos de datos de entrada desde la segunda parte de la memoria (100) del intercalador en las señales de subportadora de los símbolos OFDM pares de acuerdo con un orden definido por el conjunto de direcciones generadas con otro de los códigos de permutación de la secuencia.

9. Un transmisor para transmitir datos utilizando Multiplexado por División de Frecuencias Ortogonales, OFDM, incluyendo el transmisor

un aparato de procesamiento de datos utilizable para mapear símbolos de datos de entrada para ser comunicados sobre un número predeterminado de señales de subportadora de un símbolo OFDM de acuerdo con cualquiera de las reivindicaciones 1 a 8, y

un transmisor para transmitir el símbolo OFDM.

10. Un transmisor como el reivindicado en la reivindicación 9, en el que el transmisor es utilizable para transmitir datos de acuerdo con un estándar o norma de Difusión de Vídeo Digital tal como el estándar de Difusión de Vídeo Digital-Terrestre, el estándar de Difusión de Vídeo Digital-Portátil, el estándar de Difusión de Vídeo Digital-Terrestre 2 o el estándar de Difusión de Vídeo Digital-Cable 2.

11. Un método para mapear símbolos de datos de entrada para ser comunicados sobre un número predeterminado de señales de subportadora de un símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM, comprendiendo el método

ingresar en una memoria (100) de intercalador el número predeterminado de símbolos de datos de entrada para mapear sobre las señales de subportadora OFDM,

leer desde la memoria (100) del intercalador los símbolos de datos de entrada por las subportadoras OFDM para efectuar el mapeo, siendo la lectura de salida en un orden diferente al ingreso, determinándose el orden a partir de un conjunto de direcciones, con la consecuencia de que los símbolos de datos de entrada son intercalados sobre las señales de subportadora,

generar el conjunto de direcciones, generándose la dirección para cada uno de los símbolos de datos de entrada, con el objeto de indicar una de las señales de subportadora sobre la que ha de mapearse el símbolo de datos, comprendiendo la generación del conjunto de direcciones

utilizar un registro (200) de desplazamiento de retroalimentación lineal que incluye un número predeterminado de etapas de registro, para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador,

utilizar un circuito (210) de permutación para recibir el contenido de las etapas del registro de desplazamiento y para permutar los bits presentes en las etapas del registro de acuerdo con un código de permutación para formar una dirección, y

regenerar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, caracterizado porque

la dirección válida máxima predeterminada es menor que mil veinticuatro,

el registro (200) de desplazamiento de retroalimentación lineal tiene nueve etapas de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal, de , y el orden de permutación forma, con un bit adicional, una dirección de diez bits R_i[n] para el i-ésimo símbolo de datos a partir del bit presente en la n-ésima etapa de registro R'_i[n], de acuerdo con la tabla:

12. Un método como el reivindicado en la reivindicación 11, en el que la dirección válida máxima predeterminada es un valor entre setecientos y mil veinticuatro.

13. Un método como el reivindicado en la reivindicación 11 ó 12, en el que el símbolo OFDM incluye subportadoras piloto que están dispuestas para transportar símbolos conocidos, y la dirección válida máxima predeterminada depende de un número de los símbolos de subportadoras piloto presentes en el símbolo OFDM.

14. Un método como el reivindicado en la reivindicación 11, 12 ó 13, en el que el ingreso en la memoria (100) del intercalador de los símbolos de datos de entrada, y la lectura de la memoria (100) del intercalador de los símbolos de datos de entrada para mapear sobre las señales de subportadora OFDM para efectuar el mapeo, incluye,

para símbolos OFDM pares, ingresar los símbolos de datos de acuerdo con el conjunto de direcciones generadas por el generador de direcciones y leer en un orden secuencial, y

para símbolos OFDM impares, ingresar los símbolos en de la memoria (100) del intercalador en un orden secuencial y leer los símbolos de datos desde la memoria (100) del intercalador, de acuerdo con el conjunto de direcciones generadas por el generador (102) de direcciones.

15. Un método como el reivindicado en cualquiera de las reivindicaciones 11 a 14, en el que utilizar un circuito de permutación (210) para recibir el contenido de las etapas (200) del registro de desplazamiento y permutar los bits presentes en las etapas (200) del registro de acuerdo con un código de permutación para formar una dirección, incluye cambiar el código de permutación, que permuta el orden de los bits de las etapas del registro para formar una dirección, desde un símbolo OFDM a otro.

16. Un método como el reivindicado en la reivindicación 15, en el que el cambio del código de permutación, que permuta el orden de los bits de las etapas del registro para formar las direcciones, desde un símbolo OFDM a otro, incluye realizar un ciclo a través de una secuencia de diferentes códigos de permutación para sucesivos símbolos OFDM.

17. Un método como el reivindicado en la reivindicación 16, en el que la secuencia de códigos de permutación comprende dos códigos de permutación, que son:

y

18. Un método como el reivindicado en la reivindicación 16 ó 17, en el que las subportadoras de los símbolos OFDM son la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos OFDM de cualquiera de una pluralidad de modos operativos, comprendiendo el método

dividir los símbolos de datos de entrada entre los primeros conjuntos de los símbolos de datos de entrada para mapear sobre los símbolos OFDM pares y los segundo conjuntos de los símbolos de datos de entrada para mapear sobre los símbolos OFDM impares, e

intercalar los símbolos de datos de entrada desde ambos primer y segundo conjuntos de acuerdo con un proceso de intercalación impar, que comprende

escribir los primeros conjuntos de símbolos de datos de entrada en una primera parte (401) de la memoria (100) del intercalador de acuerdo con un orden secuencial de los primeros conjuntos de los símbolos de datos de entrada,

leer los primeros conjuntos de símbolos de datos de entrada desde la primera parte (401) de la memoria (100) del intercalador en las señales de subportadora de los símbolos OFDM pares, de acuerdo con una orden definida por el conjunto de direcciones generadas con uno de los códigos de permutación de la secuencia,

escribir el segundo conjunto de símbolos de datos de entrada en una segunda parte (402) de la memoria (100) del intercalador de acuerdo con un orden secuencial de los segundos conjuntos de los símbolos de datos de entrada, y

leer los segundos conjuntos de símbolos de datos de entrada desde la segunda parte (402) de la memoria (100) del intercalador en las señales de subportadora de los símbolos OFDM impares de acuerdo con un orden definido por el conjunto de direcciones generadas con otro de los códigos de permutación de la secuencia.

19. Un método de transmisión de datos de entrada mediante un número de señales de subportadora de un símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM, incluyendo el método

recibir un número predeterminado de símbolos de datos de entrada para mapear sobre el número predeterminado de señales de subportadora,

mapear los símbolos de datos de entrada para ser comunicados sobre el número predeterminado de señales de subportadora del símbolo OFDM de acuerdo con el método reivindicado en cualquiera de las reivindicaciones 11 a 18, y

transmitir el símbolo OFMD.

20. Un método de transmisión como el reivindicado en la reivindicación 19, en el que la transmisión es acorde con un estándar o norma de Difusión de Vídeo Digital tal como el estándar de Difusión de Vídeo Digital-Terrestre, el estándar de Difusión de Vídeo Digital-Portátil, el estándar de Difusión de Vídeo Digital-Terrestre 2 o el estándar de Difusión de Vídeo Digital-Cable 2.

21. Un generador (102) de direcciones para utilizar con la transmisión de símbolos de datos intercalados en subportadoras de un símbolo Multiplexado por División de Frecuencias Ortogonales, siendo el generador (102) de direcciones utilizable para generar un conjunto de direcciones, siendo cada dirección generada para cada uno de los símbolos de datos con el objeto de indicar una de las señales de subportadora sobre la que ha de mapearse el símbolo de datos, comprendiendo el generador (102) de direcciones

un registro (200) de desplazamiento de retroalimentación lineal que incluye un número predeterminado de etapas de registro y que es utilizable para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador,

un circuito (210) de permutación utilizable para recibir el contenido de las etapas del registro de desplazamiento y para permutar los bits presentes en las etapas de registro de acuerdo con un orden de permutación para formar una dirección, y

una unidad de control (224) utilizable en combinación con un circuito (216) de verificación de direcciones, para regenerar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, caracterizado porque

la dirección válida máxima predeterminada es menor que mil veinticuatro,

el registro (200) de desplazamiento de retroalimentación lineal tiene nueve etapas de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal, de , y el orden de permutación forma, con un bit adicional, una dirección de diez bits R_i[n] para el i-ésimo símbolo de datos a partir del bit presente en la n-ésima etapa de registro R'_i[n], de acuerdo con un código definido por la tabla: