Sistemas digitales probabilísticos inmunes al ruido electromagnético.

Sistemas digitales probabilísticos inmunes al ruido electromagnético.

La invención se refiere a usos y a métodos basados en circuitos de lógica estocástica extendida (ESL) como medio de atenuación de ruido electromágnetico. Más concretamente, la invención se refiere a un sistema digital probabilístico inmune al ruido y a la radicación, que resulta especialmente ventajoso para la implementación de circuitos neuronales. Dicho sistema comprende una unidad aritmética basada en lógica estocástica extendida (ESL), configurada para realizar la suma de una pluralidad de señales de entrada, donde dicha unidad aritmética ESL comprende al menos dos señales de salida de dicha unidad; donde dichas señales de salida de la unidad aritmética ESL se encuentran conectadas a sendos conversores de señal estocástica a señal binaria P2B(N) de N ciclos que, a su vez, se encuentran conectados a comparadores binarios; y donde los comparadores binarios se encuentran conectados a un multiplexor que proporciona, al menos, dos señales probabilísticas de salida.

SISTEMAS DIGITALES PROBABILÍSTICOS INMUNES AL RUIDO ELECTROMAGNÉTICO

CAMPO DE LA INVENCIÓN

La presente invención se enmarca en el campo de la electrónica digital. Más concretamente, la invención se refiere a sistemas digitales probabilísticos basados en lógica estocástica que poseen una alta inmunidad al ruido electromagnético.

ANTECEDENTES DE LA INVENCIÓN

En el estado de la técnica correspondiente al campo de la presente invención, es conocida la aplicación de la teoría de probabilidades a los circuitos digitales con el fin de implementar operaciones algebraicas de forma sencilla, comparada con la lógica digital tradicional. Por ejemplo, en la referencia [1] del presente documento se describe cómo, partiendo de señales digitales pulsantes aperiódicas, se pueden implementar operaciones aritméticas complejas como la suma o la multiplicación a partir de circuitos digitales sencillos. Estas propiedades pueden ser usadas para implementar cualquier función aritmética o para la realización de sistemas de inteligencia computacional como puede ser el reconocimiento de patrones o la minería de datos (también conocida como "big data").

La desventaja de esta forma de utilizar las puertas lógicas se presenta cuando se quiere almacenar o reconvertir la información de cada computación realizada en circuitos binarios. En cada canal estocástico de la información sobre la que se quiere determinar su actividad (y por tanto conocer el valor numérico que representa), se ha de integrar durante un tiempo suficiente el número de pulsos proporcionados por la señal correspondiente. Este hecho hace que, en caso de querer obtenerse suficiente precisión en las mediciones de dicha señal, el tiempo de computación necesario para obtener determinadas operaciones será mucho mayor que el usado por la tecnología digital clásica que se utiliza actualmente. Este hecho hizo abandonar dicha tecnología a mediados de la década de 1970, cuando surgieron los primeros microprocesadores basados en la lógica digital convencional y que proporcionaban altas precisiones con tiempos de computación menores.

Otra de las características diferenciadoras de este tipo de lógica es la necesidad de la descorrelación entre las señales que se operan. Esta descorrelación temporal de las señales es necesaria para poder implementar las operaciones aritméticas básicas. Hay que reseñar que, en los principios de la computación, la lógica estocástica se postulaba como una lógica alternativa a la lógica binaria booleana tradicional siendo, por tanto, su aplicación tan generalista como ésta. La principal razón de su entrada en desuso y olvido se debió a la falta de precisión en las operaciones que se realizaban (por su naturaleza probabilística) y debido, sobre todo, a la necesidad de usar sistemas deterministas de gran precisión para automatizar las actividades económico-financieras tanto en el ámbito doméstico como empresarial, que se correspondían con los principales sectores demandantes de sistemas de computación.

De esta forma, la computación estocástica o probabilística no se desarrolló durante los años siguientes. No obstante, este tipo de computación ha sido utilizada en los últimos años para la implementación de redes neuronales en hardware, tal y como se describe en las referencias [2-6] del presente documento.

A medida que la tecnología de integración de los circuitos ha evolucionado desde finales de la década de 1950 hasta la actualidad, se han incrementado exponencialmente el número de transistores que se pueden implementar en un solo circuito integrado. Según la conocida ley de Moore, cada dos años la tecnología dobla sus prestaciones. Esto implica, por ejemplo, que en un período de 20 años (desde principios de los 90 hasta la actualidad) la tecnología se haya multiplicado por un factor 1000 o más, permitiendo actualmente la integración de miles de millones de transistores en un solo circuito integrado. Mencionar también que, debido a que los circuitos digitales se suelen fabricar para que utilicen la lógica booleana tradicional y que dicha lógica, al ser determinista, requiere un 100% en la precisión de todos los procesos que se realicen en él, es necesario que los transistores que componen las puertas digitales tengan que tener también una alta fiabilidad. Este hecho hace que el escalado de los transistores no sea lo agresivo que podría ser si, por ejemplo, se tuviesen que implementar diseños digitales que operasen con algún tipo de lógica que fuese mucho más inmune al ruido que la lógica binaria tradicional.

Los altos niveles de integración que permite actualmente la tecnología hacen que, actualmente, se hayan abierto paso nuevas aplicaciones de alto nivel relacionadas con la inteligencia computacional como el reconocimiento de patrones (voz, facial, etc.) o la minería de datos (big data). Este nuevo escenario abre grandes posibilidades para el uso de

lógicas digitales no-deterministas, como la lógica estocástica o probabilística, en aplicaciones en donde se necesite gran paralelismo y no sea necesario conocer o almacenar los resultados parciales de la computación de cada módulo estocástico que esté operativo. Éste es el caso, por ejemplo, de los sistemas de reconocimiento de formas en donde a partir de una gran cantidad de información de entrada y de la realización probabilística de muchos procesos en paralelo, se determina si determinado estímulo complejo pertenece o no a una categoría concreta. En el caso de la exploración de grandes bases de datos (relacionado con aplicaciones de big-data) el proceso consiste en identificar el conjunto de vectores de la base de datos que mejor coincidan con el patrón modelo que se esté buscando. De esta forma, y gracias al reducido tamaño de las estructuras lógicas que requieren los elementos computacionales estocásticos o probabilísticos, se pueden incrementar considerablemente el número de estos bloques a la vez que la velocidad de proceso de éstos, posibilitando así la computación masiva en paralelo. Recientes trabajos [7] realzan este hecho y demuestran, por ejemplo, que para el caso concreto del reconocimiento de patrones, la lógica estocástica es varios órdenes de magnitud más rápida que la lógica tradicional basada en microprocesadores. Esto puede ser considerado, en este campo concreto, como una gran ventaja de esta tecnología con respecto a la lógica tradicional.

En cuanto a estudios del estado de la técnica relacionados con la aplicación de sistemas de inteligencia computacional mediante lógica estocástica, cabe citar los siguientes:

En el documento [8] se divulgan elementos de hardware para implementar sistemas basados en redes neuronales a partir de señales pulsantes. Se utilizan señales binarias pulsantes descorrelacionadas para la realización de comparaciones de forma rápida y eficiente. Un sistema similar se analiza también en la referencia [9].

En la referencia [10] se presenta una revisión sobre elementos de hardware eficientes para implementar redes neuronales que permiten generar vectores aleatorios, donde se muestra un prototipo de bajo coste que combina una puerta lógica XOR y un registro electrónico de N-bits.

En la referencia [11] se divulga una metodología probabilística de reconocimiento de patrones basada en comparaciones en paralelo. Se presenta un sistema digital que permite obtener la señal más próxima al patrón utilizando puertas lógicas y bloques comparadores.

Las señales pulsantes que se utilizan deben estar descorrelacionadas entre ellas para poder realizar las operaciones.

Recientemente se ha introducido una evolución muy relevante a la lógica estocástica tradicional. Dicha lógica se denomina lógica estocástica extendida (o, en su término inglés, "Extended Stochastic Logic", o "ESL") y está descrita en la referencia [12]. En dicha publicación se introduce este tipo de lógica (ESL) y se indica cómo implementar bloques aritméticos básicos (sumadores, divisores, multiplicadores, Testadores) así como otros más complejos, tales como la implementación de la función tangente hiperbólica que se utiliza para la implementación de redes neuronales.

Finalmente, en la citada referencia [12] se especifica también cómo implementar una realización de un modelo neuronal mediante sistema digital probabilístico basado en lógica ESL. Sin embargo, el diseño propuesto en dicha referencia, que utiliza un divisor estocástico para la realización de la función de activación (en este caso una tangente hiperbólica), ralentiza considerablemente la función neuronal, lo que conlleva tiempos de respuesta excesivamente grandes para este tipo de aplicaciones.

La presente invención establece y explica las propiedades...

1Uso de un sistema electrónico de lógica digital ESL como medio de atenuación del ruido electromagnético.

2.- Uso según la reivindicación anterior, donde el sistema electrónico incluye un circuito digital probabilístico que comprende los siguientes elementos:

al menos, una unidad aritmética ESL (41) configurada para realizar la suma de una pluralidad de señales de entrada x*¡, ponderadas mediante una pluralidad de pesos estadísticos w¡, donde dicha unidad aritmética ESL (41) comprende al menos dos señales de salida p y q de dicha unidad;

donde dichas señales de salida p y q de la unidad aritmética ESL (41) se encuentran conectadas a sendos conversores de señal estocástica a señal binaria P2B(N) (42, 43) de N ciclos que, a su vez, se encuentran conectados a, al menos, tres comparadores binarios (44, 45, 46) configurados para realizar una comparación de magnitud entre las señales binarias de salida de los conversores de señal P2B(N) (42, 43);

y donde los comparadores binarios (44, 45, 46) se encuentran conectados a un multiplexor (47) que proporciona, al menos, dos señales probabilísticas de salida p y q.

3.- Uso según cualquiera de las reivindicaciones anteriores en un entorno en presencia de radiación electromagnética.

4.- Sistema digital probabilístico que comprende los siguientes elementos:

al menos, una unidad aritmética ESL (41) configurada para realizar la suma de una pluralidad de señales de entrada x*¡, ponderadas mediante una pluralidad de pesos estadísticos w¡, donde dicha unidad aritmética ESL (41) comprende al menos dos señales de salida p y q de dicha unidad;

donde dichas señales de salida p y q de la unidad aritmética ESL (41) se encuentran conectadas a sendos conversores de señal estocástica a señal binaria P2B(N) (42, 43) de N ciclos que, a su vez, se encuentran conectados a, al menos, tres comparadores binarios (44, 45, 46) configurados para realizar una comparación de magnitud entre las señales binarias de salida de los conversores de señal P2B(N) (42, 43);

y caracterizado por que los comparadores binarios (44, 45, 46) se encuentran conectados a un multiplexor (47) que proporciona, al menos, dos señales probabilísticas de salida p y q.

5.- Sistema según la reivindicación anterior, donde los comparadores binarios (44, 45, 46) están configurados para comparar las señales p y q y comprobar si p>q o de si p<q en caso de que q<0.

6.- Sistema según cualquiera de las reivindicaciones 4-5, donde al menos uno de los comparadores binarios (46) está configurado para comparar la señal binaria de salida de uno de los conversores P2B(N) (43) con una señal de entrada en dicho comparador binario (43) de valor N/2.

7.- Sistema según cualquiera de las reivindicaciones 4-6, donde la respuesta que se obtiene a la salida del sistema digital probabilístico según la realización anteriormente descrita, con respecto a las entradas x*i, corresponde a dos señales ESL p y q, donde al menos una de dichas señales posee una función de respuesta de tangente hiperbólica.

8.- Sistema según la reivindicación anterior, donde una de las señales de salida (q) se fija a un '1' lógico y donde la otra señal de salida (p) viene dada por la función f:

donde la función f es la función tangente hiperbólica f(x)=tanh(x) y b es una cantidad constante.

9.- Circuito neuronal probabilístico que comprende un sistema según cualquiera de las reivindicaciones 4-8.

10.- Método de protección contra el efecto del ruido electromagnético en circuitos que comprende la aplicación de un sistema electrónico de lógica digital ESL a, al menos, una de las salidas de dichos circuitos.

11.- Método según la reivindicación anterior, que comprende la aplicación de un sistema según cualquiera de las reivindicaciones 4-8 a, al menos, una de las salidas de dichos circuitos.