6 inventos, patentes y modelos de KEELEY, JAMES W.

  1. 1.-

    APARATO PARA REDUCIR LOS INTENTOS DE REINTENTO DE INTERRUPCION.

    (11/1997)

    UN SISTEMA DE ORDENADOR MULTIPROCESADOR QUE TIENE UN PRIMER PROCESADOR CON UN PRIMER MECANISMO DE INTERRUPCION PARA GENERAR SOLICITUDES DE INTERRUPCION, UN SEGUNDO PROCESADOR CON UN SEGUNDO MECANISMO DE INTERRUPCION Y UN BUS DEL SISTEMA PARA COMUNICAR LAS SOLICITUDES DE INTERRUPCION DEL PRIMER PROCESADOR AL SEGUNDO PROCESADOR. EL SEGUNDO MECANISMO DE INTERRUPCION RESPONDE A UNA SOLICITUD DE INTERRUPCION GENERANDO UNA RESPUESTA DE RECONOCIMIENTO EN EL BUS DEL SISTEMA CUANDO EL SEGUNDO PROCESADOR ACEPTA LA SOLICITUD DE INTERRUPCION Y GENERANDO UNA RESPUESTA DE NO CONOCIMIENTO EN EL BUS DEL SISTEMA CUANDO EL SEGUNDO PROCESADOR CONTIENE UNA SOLICITUD DE INTERRUPCION ANTERIOR O PENDIENTE CON UN NIVEL...

  2. 2.-

    ELASTICIDAD DE MEMORIA OCULTA EN EL PROCESAMIENTO DE FALLOS DE DIRECCION.

    (11/1995)
    Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Clasificación: G06F11/00.

    SUBSISTEMA DE MEMORIA OCULTA QUE TIENE UNA MEMORIA DE DIRECTORIO DE VARIOS NIVELES Y ESTADIOS DE CANALIZACION DE MEMORIA INTERMEDIA COMPARTIDOS POR AL MENOS UN PAR DE UNIDADES CENTRALES DE PROCESO QUE FUNCIONAN INDEPENDIENTEMENTE Y UN DISPOSITIVO (FIFO) QUE CONECTA AL SISTEMA BUS DE UN SISTEMA DE PROCESO DE DATOS INTIMAMENTE ACOPLADO. EL SUBSISTEMA DE MEMORIA OCULTA INCLUYE VARIOS CIRCUITOS DE CONTROL PROGRAMABLES CONECTADOS PARA RECIBIR SEÑALES REPRESENTATIVAS DEL TIPO DE OPERACIONES EJECUTABLES POR EL SUBSISTEMA. ESTAS SEÑALES SE COMBINAN LOGICAMENTE PARA GENERAR UNA SEÑAL DE SALIDA QUE INDICA SI EL CONTENIDO DE LA MEMORIA DE DIRECTORIO DEBE O NO LIMPIARSE CUANDO SE HA DETECTADO CUALQUIER TIPO DE FALLO DE DIRECCION O SISTEMA, A FIN DE MANTENER LA COHERENCIA DE LA MEMORIA OCULTA.

  3. 3.-

    SISTEMA DE PROCESO DE DATOS CON UNA RAPIDA INTERRUPCION

    (10/1993)

    UN SISTEMA MULTIPROCESADOR INCLUYE UN NUMERO DE SUBSISTEMAS TODOS ELLOS ACOPLADOS EN COMUN A UN BUS DE SISTEMA ASINCRONO. UN APARATO SE INCLUYE EN LA LOGICA DEL INTERFACE DEL BUS DEL SISTEMA DE CADA SUBSISTEMA DE PROCESO PARA RECIBIR LOS COMANDOS DESDE EL BUS DEL SISTEMA Y COMPARA EL NIVEL DE PRIORIDAD DE INTERRUPCION DEL NUEVO COMANDO CON EL COMANDO ACTUAL QUE SE ESTA EJECUTANDO. SI EL NUEVO COMANDO TIENE UNA PRIORIDAD DE INTERRUPCION INFERIOR QUE EL COMANDO ACTUAL, ENTONCES EL SUBSISTEMA QUE ENVIA EL COMANDO RECIBIRA UNA RESPUESTA DE NO RECONOCIMIENTO DEL SISTEMA DE PROCESO. EL APARATO ES SENSIBLE A CIERTAS SEÑALES DE CONTROL DEL...

  4. 4.-

    ADMINISTRADOR PARA SISTEMA MULTIPROCESADOR.

    (05/1993)
    Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Clasificación: G06F11/30.

    UNA UNIDAD DE PROCESO DE DATOS CONSTA DE VARIOS SUBSISTEMAS CENTRALES INTIMAMENTE RELACIONADOS, VARIOS SUBSISTEMAS PERIFERICOS, UNA MEMORIA PRINCIPAL Y UNA UNIDAD DE ADMINISTRACION DEL SISTEMA ACOPLADOS A UN BUS. LA UNIDAD DE ADMINISTRACION DEL SISTEMA TIENE LA PRIORIDAD MAS ALTA EN EL BUS, E INCLUYE RECURSOS CENTRALIZADOS QUE PROPORCIONAN INFORMACION SOBRE EL ESTADO DE ENERGIA Y TEMPERATURA, INICIALIZAN LOS SUBSISTEMAS, COMPRUEBAN ESTOS, TEMPORIZAN LAS FUNCIONES DEL SUBSISTEMA CENTRAL Y POSIBILITAN EL ACCESO DE MANTENIMIENTO, LOCAL Y REMOTO, A LOS SUBSISTEMAS. DICHA UNIDAD RECIBE ORDENES DEL SUBSISTEMA CENTRAL PARA LEER DE, Y GRABAR EN, LOS CRONOMETROS ASI COMO PARA LEER EL ESTADO DEL CONJUNTO DEL SISTEMA, Y GENERA ORDENES ESPECIALES PARA EL SUBSISTEMA CENTRAL PARA INDICAR CUANDO LOS CRONOMETROS HAN DECREMENTADO A CERO Y PARA AUXILIAR A LA ELIMINACION DE ERRORES DE HARDWARE Y SOFTWARE.

  5. 5.-

    APARATO PARA CARGAR Y VERIFICAR UNA MEMORIA DE ALMACENAMIENTO DE CONTROL EN UN SUBSISTEMA CENTRAL

    (05/1993)
    Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Clasificación: G06F9/24.

    UN SUBSISTEMA CENTRAL DE UN SISTEMA PROCESADOR DE DATOS INCLUYE UN ALMACENAMIENTO DE CONTROL ESCRITO QUE ES CARGADO EN DEPOSITO PARA CONTROLAR LAS OPERACIONES DEL SUBSISTEMA CENTRAL. EL SUBSISTEMA CENTRAL LOGICO ESTA EN RESPUESTA A UNA SECUENCIA DE ORDENES DE UN SISTEMA DE ORGANIZACION PARA FACILITAR LA CARGA EN EL ALMACEN DE CONTROL Y VERIFICAR QUE EL DEPOSITO DE ALMACENAMIENTO DE CONTROL ESTA CORRECTAMENTE CARGADO.

  6. 6.-

    APARATO DE SINCRONIZACION DE CAMBIO DE NIVEL DE UN MULTIPROCESADOR.

    (04/1993)
    Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Clasificación: G06F9/46, G06F15/16, G06F13/26.

    EL APARATO ESTA INCLUIDO DENTRO DE LOS CIRCUITOS DE CONEXION DE BUS DE CADA UNIDAD DE PROCESO DE UN SISTEMA DE MULTIPROCESO QUE SE CONECTA EN COMUN CON LAS OTRAS UNIDADES DEL SISTEMA MEDIANTE UN BUS DE SISTEMA ASINCRONO. EL APARATO SE ACOPLA AL REGISTRO DE NIVEL DE LA UNIDAD DE PROCESO Y A LOS CIRCUITOS DE INTERRUPCION. EN RESPUESTA A UN COMANDO QUE ESPECIFICA UN CAMBIO DE NIVEL, EL APARATO CONDICIONA A ESOS CIRCUITOS PARA ALMACENAR EL NIVEL E INTERRUMPIR LAS SEÑALES APLICADAS AL BUS DEL SISTEMA COMO PARTE DEL COMANDO DE LA CPU DURANTE UN CICLO DE BUS DE OPERACION PERMITIDA A LA UNIDAD DE PROCESO EN UNA PRIORIDAD BASICA. ESTO ASEGURA UNA CONMUTACION FIABLE ENTRE LOS NIVELES DE INTERRUPCION Y LA NOTIFICACION DE TALES CAMBIOS DE NIVEL A LAS OTRAS UNIDADES DEL SISTEMA SIN INTERFERENCIA DE OTRAS UNIDADES DE PROCESO.