7 inventos, patentes y modelos de DEAN, MARK, EDWARD

  1. 1.-

    SISTEMA DE TRATAMIENTO DE DATOS CON ACCESO NO UNIFORME A MEMORIA (NUMA) QUE ENVIA ESPECULATIVAMENTE UNA PETICION DE LECTURA A UN NODO DE TRATAMIENTO REMOTO.

    (12/2003)

    Un sistema informático (NUMA) coherente con dispositivos caché, que comprende: una interconexión de nodos ; y al menos un nodo de proceso local y un nodo de proceso hogar remoto que están acoplados cada uno a dicha interconexión de nodos , incluyendo dicho nodo de proceso local una interconexión local , un procesador y una memoria del sistema acoplados a la interconexión local, y un controlador de nodo interpuesto entre dicha interconexión local y dicha interconexión de nodos , donde dicho controlador de nodo transmite especulativamente una transacción de solicitud de lectura recibida a partir de dicha interconexión local a dicho nodo de proceso hogar remoto mediante dicha interconexión de nodos si dicho nodo de proceso...

  2. 2.-

    SISTEMA DE PROCESO DE DATOS CON ESCRITURA OCULTA RETARDADA.

    (12/1995)
    Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Clasificación: G06F12/08.

    EN UN MICROCOMPUTADOR DE DOBLE BUS QUE UTILIZA UNA MEMORIA OCULTA Y UN CONTROLADOR OCULTO, LAS CONDICIONES DE TEMPORIZACION EMPLAZADAS EN UNOS COMPONENTES DE MEMORIA NO OCULTA POR EL CONTROLADOR OCULTO SON MAS ESTRICTAS QUE LAS CONDICIONES DE TEMPORIZACION EMPLAZADAS EN LOS COMPONENTES DE MEMORIA NO OCULTA POR EL MICROPROCESADOR. UN CIRCUITO LOGICO OPERA EN LAS SEÑALES DE AUTORIZACION DE ESCRITURA OCULTA (CWE), Y RETARDA DICHAS SEÑALES EN CASO DE FALLO DE LECTURA OCULTA. RETARDANDO LAS SEÑALES DE AUTORIZACION DE ESCRITURA OCULTA SE SUAVIZAN LAS CONDICIONES DE TEMPORIZACION EMPLAZADAS EN LOS COMPONENTES DE MEMORIA NO OCULTA Y AL MISMO TIEMPO NO INCIDE EN LOS PARAMETROS DE ESTADO DE ESPERA.

  3. 3.-

    BUFFER BIDIRECCIONAL CON ENGANCHE Y CONTROL DE LA PARIDAD.

    (10/1995)

    CIRCUITO PARA ALMACENAR Y CONTROLAR LA PARIDAD DE DATOS DIGITALES COMUNICADOS ENTRE UN PRIMER Y UN SEGUNDO BUSES DE DATOS, QUE INCLUYE UNA PLURALIDAD DE CIRUITOS BIDIRECCIONALES DE ALMACENAMIENTO INTERMEDIO. CADA UNO DE LOS CIRCUITOS BIDIRECCIONALES DE ALMACENAMIENTO INTERMEDIO INCLUYE UNA VIA DE DATOS QUE CONSTA DE UN RECEPTOR DE DATOS, UN ELEMENTO ENGANCHADOR Y UN EXCITADOR CONECTADOS EN SERIE ENTRE EL PRIMER Y EL SEGUNDO BUSES DE DATOS, RESPECTIVAMENTE; UNA SEGUNDA VIA DE DATOS QUE CONSTA DE UN RECEPTOR DE DATOS, UN ELEMENTO DE ENGANCHE Y UN EXCITADOR CONECTADOS EN SERIE ENTRE EL SEGUNDO Y EL PRIMER BUSES DE DATOS, RESPECTIVAMENTE;...

  4. 4.-

    SISTEMA DE MICROCOMPUTADOR QUE INCORPORA UN SUBSISTEMA OCULTO QUE UTILIZA ESCRITURA TRANSFERIDA.

    (10/1995)

    UN SISTEMA DE MICROCOMPUTADOR INCLUYE UN MICROPROCESADOR, UNA MEMORIA OCUAL, Y UN CONTROLADOR OCULTO, TODOS ELLOS ACOPLADOS A UN BUS LOCAL. EL BUS LOCAL ESTA ACOPLADO A UN BUS DE SISTEMA, QUE CONECTA LOS RESTANTES COMPONENTES DEL SISTEMA A TRAVES DE UNOS ELEMENTOS DE ENGANCHE. CUANDO ESCRIBE DATOS, EL MICROCOMPUTADOR PUEDE REALIZAR UNA ESCRITURA TRANSFERIDA A UNA UNIDAD DEL BUS DEL SISTEMA ESCRIBIENDO LOS DATOS DENTRO DE LOS ELEMENTOS DE ENGANCHE Y ENTONCES, TRAS RECIBIR UNA SEÑAL DE AUTORIZACION POR PARTE DEL CONTROLADOR OCULTO, CONITUA SUS OPERACIONES SIN TENER QUE ESPERAR A QUE LOS DATOS PASEN A SU DESTINO. EL PROBLEMA SURGE SI LOS DATOS SON TRANSFERIDOS A UNA UNIDAD CON...

  5. 5.-

    APARATO Y METODO PARA ACCEDER AL MODO DE PAGINA DE MEMORIA EN UN COMPUTADOR.

    (10/1995)
    Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Clasificación: G11C7/00.

    UN COMPUTADOR INCLUYE UNA PAGINA DE MEMORIA EN LA CUAL UNA DIRECCION DE FILA ACOMPAÑADA POR UNA SELECCION DE DIRECCION DE FILA (RAS) ES SEGUIDA POR UNA DIRECCION DE COLUMNA ACOMPAÑADA POR UN SELECCION DE DIRECCION DE COLUMNA (CAS) PARA LEER DATOS DE UNA POSICION DE MEMORIA DURANTE UN CICLO DE MEMORIA. CUANDO, EN UN CICLO DE MEMORIA SIGUIENTE, HAY QUE ACCEDER A OTRA POSICION DE LA MISMA PAGINA, LA DIRECCION DE FIJA Y LA RAS PERMANECEN CONSTANTES Y SE UTILIZA UNA NUEVA DIRECCION DE COLUMNA CON LA CAS QUE ES PRECARGADA CONMUTANDOLA A SU ESTADO DE APAGADA Y LUEGO VOLVIENDO A ENCENDERLA. ESTO SE REALIZA NORMALMENTE AL INICIO DEL SIGUIENTE CICLO DE MEMORIA. EN EL PRESENTE SISTEMA, LOS DATO SON LEIDOS Y ENGANCHADOS POCO DESPUES DE LA LLEGADA DE LA DIRECCION DE COLUMNA Y DE LA CAS AL PRIMERO DE LOS CICLOS DE MEMORIA DE FORMA QUE LA RECARGA DE LA CAS PUEDE TENER LUGAR AL FINAL DEL PRIMER CICLO DE MEMORIA Y ANTES DEL INICIO DEL SIGUIENTE CICLO DE MEMORIA.

  6. 6.-

    MICROCOMPUTADOR MULTI-BUS CON ASIGNACION DE BUS.

    (08/1995)

    UN MICROCOMPUTADOR MULTI-BUS INCLUYE UN SUBSISTEMA OCULTO Y UN SUPERVISOR DE ASIGNACION. UNA UNIDAD CENTRAL DE PROCESO ESTA DOTADA DE UNA FUENTE DE SEÑAL DE PRIORIDAD QUE GENERA UNA SEÑAL DE PRIORIDAD EN LOS CICLOS DE LA UNIDAD CENTRAL DE PROCESO QUE SE EXTIENDEN MAS ALLA DE UNA DURACION ESPECIFICADA. LA SEÑAL DE PRIORIDAD ES EFECTIVA EN CUALQUIER DISPOSITIVO QUE TENGA ACCESO AL BUS PARA INICIAR UNA FINALIZACION ORDENADA DEL USO DEL BUS. CUANDO ESTE DISPOSITIVO SEÑALA LA FINALIZACION DE LA UTILIZACION DEL BUS, EL SUPERVISOR DE ASIGNACION CAMBIA EL...

  7. 7.-

    APARATO PROCESADOR DE DATOS CON RECEPCION SELECTIVA PREVIA DE INSTRUCCIONES.

    (01/1995)

    EN UN MICROCOMPUTADOR QUE CONSTA DE UN MICROPROCESADOR Y UN SUBSISTEMA OCULTO Y QUE PUEDE HACERSE FUNCIONAR EN UN MODO DE CANALIZACION, EXISTE UNA INCOMPATIBILIDAD POTENCIAL ENTRE LAS OPERACIONES DE CANALIZACION Y EL DIMENSIONAMIENTO DINAMICO DEL BUS YA QUE EL SUBSISTEMA OCULTO OPERA CON UNA LONGITUD FIJA DE DATOS Y EL DIMENSIONAMIENTO DINAMICO DEL BUS PERMITE QUE EL SISTEMA OPERE CON DISPOSITIVOS DE DISTINTAS LONGITUDES DE DATOS. ESTA INCOMPATIBILIDAD SE SUPERA POR EL PRESENTE SISTEMA DEFINIENDO CIERTAS DIRECCIONES COMO DIRECCIONES OCULTABLES Y OTRAS DIRECCIONES COMO DIRECCIONES NO OCULTABLES Y ASEGURANDO QUE NO SE OCULTAN LAS DIRECCIONES DE LOS DISPOSITIVOS DE LONGITUDUD DE DATOS DISTINTA A LA DE LOS DATOS OCULTOS....