MÉTODO PARA LA FABRICACIÓN DE UN DISPOSITIVO SEMICONDUCTOR DE ENERGÍA.

Método para la fabricación de un dispositivo semiconductor de energía,

que comprende las siguientes etapas de fabricación: Se produce una primera capa de óxido (22) se produce en un primer lado principal de un sustrato (1) de un primer tipo de conductividad, se produce una capa de electrodos de compuerta (3, 3') con al menos una abertura (31) en el primer lado principal en la parte superior de la primera capa de óxido (22), Se implanta un primer dopante del primer tipo de conductividad en el sustrato (1) en el primer lado principal utilizando la capa de electrodos de compuerta (3, 3') como una máscara, Se difunde el primer dopante en el substrato (1), se implanta un segundo dopante de un segundo tipo de conductividad en el sustrato (1) en el primer lado principal y Se difunde el segundo dopante en el substrato (1), caracterizado por que después de la difusión del primer dopante en el sustrato (1) y antes de implantar el segundo dopante en el sustrato (1) se elimina parcialmente la primera capa de óxido (22), y por que la capa de electrodos de compuerta (3, 3') se utiliza como una máscara para la implantación del segundo dopante

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E08171450.

Solicitante: ABB TECHNOLOGY AG.

Nacionalidad solicitante: Suiza.

Dirección: AFFOLTERNSTRASSE 44 8050 ZURICH SUIZA.

Inventor/es: Kopta,Arnost, Rahimo,Munaf.

Fecha de Publicación: .

Fecha Solicitud PCT: 12 de Diciembre de 2008.

Clasificación Internacional de Patentes:

  • H01L21/331G2
  • H01L21/336B2
  • H01L29/10G
  • H01L29/739C2
  • H01L29/78B2

Clasificación PCT:

  • H01L21/331 ELECTRICIDAD.H01 ELEMENTOS ELECTRICOS BASICOS.H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas. › Transistores.
  • H01L21/336 H01L 21/00 […] › con puerta aislada.
  • H01L29/739 H01L […] › H01L 29/00 Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos (H01L 31/00 - H01L 47/00, H01L 51/05 tienen prioridad; otros detalles de los cuerpos semiconductores o de sus electrodos H01L 23/00; consistentes en una pluralidad de componentes de estado sólido formados en o sobre un sustrato común H01L 27/00). › controlados por efecto de campo.
  • H01L29/78 H01L 29/00 […] › estando producido el efecto de campo por una puerta aislada.

Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Lituania, Letonia, Ex República Yugoslava de Macedonia, Albania.

PDF original: ES-2364870_T3.pdf

 


Fragmento de la descripción:

Campo Técnico

La invención se refiere al campo de la electrónica de potencia y más particularmente a un método para la fabricación de un dispositivo semiconductor de energía, de acuerdo con el preámbulo de la reivindicación independiente.

Técnica Anterior

Los IGBT de la técnica anterior tienen una capa de derivación dopada con poco (n-) con una capa de amortiguación dopada con más n en el lado del colector seguida por una capa de colector. En el lado emisor de la capa de derivación, que está opuesta al lado del colector se dispone una capa de base p. Los IGBT se han mejorado con la introducción de una capa de potenciación dopada con n, que está dispuesta entre la capa de base p y la capa de derivación (n-) y que separa estas dos capas. Esto conlleva a un IGBT mejorado con un área de operación segura (SOA) y bajas pérdidas en el modo activado. La concentración de vehículos cerca de la celda activa se ve reforzada por una capa de potenciación de este tipo. En el caso de un transistor de efecto de campo semiconductor de óxido metálico (MOSFET), una capa de potenciación de este tipo conlleva a una reducción del efecto del transistor de efecto de campo de unión (JFET) y reduce también las pérdidas en el modo activado.

Si para un IGBT con una capa de potenciación n como se ha descrito anteriormente la capa de base p tiene una mayor profundidad en los bordes de una celda en comparación con la región central de la celda, este perfil de la unión pn trae el campo máximo de la periferia de la celda a un área directamente por debajo del área de contacto del electrodo emisor. Esta posición del campo máximo da como resultado una capacidad de corriente inactiva del SOA mucho más alta para los IGBT, así como para los MOSFET y debido al hecho de que los orificios generados en el campo pueden transportar directamente hacia la área de contacto del electrodo emisor, una región crítica cerca de la fuente de n+, se evitan las regiones que darían lugar a la activación del tiristor parásito y del transistor de los IGBT y MOSFET, respectivamente.

El documento EP 0 837 508 describe un método para la fabricación de un transistor bipolar de compuerta aislada (IGBT) con un perfil de capa de base p modulado de este tipo. En un sustrato (p+) se forma primero una capa de amortiguación n y luego una capa (n-) mediante el crecimiento epitaxial. Después de lo que, se forma una capa de óxido con compuerta gruesa en la capa (n-) y conformada en un patrón designado. Después, se forma una capa de óxido de compuerta fina en la parte superior de la capa (n-) la capa en áreas en las que no se forma la capa de óxido gruesa, seguida por una capa de polisilicio en las capas de óxido de compuerta como un electrodo de compuerta. Después, se forma un orificio abierto se forman en la capa de óxido de compuerta fina y en la capa de polisilicio. El fósforo se implanta a través del orificio abierto en la capa (n-) y se difunde en la capa (n-), utilizando el orificio en la capa de polisilicio como una máscara, lo que da como resultado una primera capa n. Posteriormente, el orificio se agranda y se vuelve a implantar y difundir fósforo, lo que da como resultado una segunda capa n. La profundidad de la primera capa n es mayor que la profundidad de la segunda capa n. Después, se implanta boro a través de la misma máscara de la capa de polisilicio y se difunde, lo que da como resultado una capa p, que es menos profunda que la segunda capa n. Por lo tanto, la segunda capa n y la capa p se pueden hacer mediante el uso de la misma máscara, mientras que para la fabricación de la primera capa n se necesita otra máscara.

En una alternativa, también descrita en el documento EP 0 837 508 la primera capa n se produce después de la segunda capa n, produciéndose la segunda capa n por una máscara e implantándose/difundiéndose como se ha descrito anteriormente. Después de producir la segunda capa n, se crea una película aislante en el electrodo de compuerta y con estructura fotorresistente. La primera capa n-se puede procesar también antes de la película aislante. Para la producción de la primera capa n, se imparten directamente iones de fósforo de alta energía a través del orificio abierto, que está limitado por la fotorresistencia y que por lo tanto es menor que el orificio utilizado como una máscara para la segunda capa n. Los iones se implantan directamente en la profundidad entre la segunda capa n y la capa (n-). El implante de iones de fósforo de alta energía es un proceso complejo para profundidades superiores a 1 µm como se requiere en la celda del IGBT y el proceso requiere también la alineación precisa de la máscara con el fin de colocar el fósforo en el centro de la celda.

El documento JP 03-205832 se refiere a un dispositivo de MOSFET, que comprende un área fuertemente dopada con n en el región entre las regiones de origen dopadas con n, pero por debajo de la región de base dopada con p.

El documento US 2004/0065934 muestra un MOSFET, en el que la región de base p tiene un dopaje p y se circunda por otra región dopada más fuertemente.

Divulgación de la invención

Un objeto de la invención es proporcionar un método para la fabricación de un dispositivo semiconductor de energía con pocas pérdidas en el modo activado y gran capacidad en el SOA, que sea más fácil de realizar que los métodos conocidos en la técnica anterior y que por lo tanto evite las etapas de fabricación delicadas.

Este objeto se consigue mediante un método para la fabricación de un dispositivo semiconductor de energía de acuerdo con la reivindicación 1.

El método de la invención para la fabricación de un dispositivo semiconductor de energía comprende las siguientes etapas:

− se produce una primera capa de oxido en un primer lado principal de un sustrato de un primer tipo de

conductividad,

− se produce una capa de electrodos de compuerta estructurada con al menos una abertura en el primer lado

principal en la parte superior de la primera capa de óxido,

− se implanta un primer dopante del primer tipo de conductividad en el sustrato en el primer lado principal

utilizando la capa de electrodos de compuerta estructurada como una máscara,

− se difunde el primer dopante en el substrato,

− se implanta un segundo dopante de un segundo tipo de conductividad en el sustrato en el primer lado

principal, y

− se difunde el segundo dopante en el substrato, caracterizado por que

− después de la difusión del primer dopante en el sustrato y antes de implantar el segundo dopante en el

sustrato, se retira parcialmente la primera capa de óxido, lo que da como resultado una capa de óxido de

compuerta, y por que

− la capa de electrodos de compuerta estructurada se utiliza como una máscara para la implantación del

segundo dopante.

El método de la invención para la fabricación de un dispositivo semiconductor de energía, en particular, un IGBT o MOSFET, tiene la ventaja de que una sólo se necesita una máscara para la fabricación de la capa de base, realizada mediante la implantación y difusión del primer dopante del primer tipo de conductividad, y la capa de potenciación, realizada por la implantación y difusión del segundo dopante del segundo tipo de conductividad. Estas capas se auto-alinean utilizando la capa de electrodos de compuerta estructurada como una máscara.

Se ha encontrado, sorprendentemente, que debido a la eliminación de la primera capa de óxido por encima de las aberturas de la capa de electrodos de compuerta estructurada tras la difusión del primer dopante y antes de la implantación del segundo dopante, se consigue una capa de base del segundo tipo de conductividad, que tiene una profundidad menor en la área central por debajo de la superficie de contacto con el electrodo emisor y una mayor profundidad en la área periférica de la capa de base del segundo tipo de conductividad.

Una variación de este tipo del perfil de la capa de base permite el uso del dispositivo semiconductor con pocas pérdidas en el modo activado y alta capacidad en la SOA. El método se utiliza preferiblemente para la fabricación de los IGBT y MOSFET.

Breve descripción de los dibujos

El contenido de la invención se explicará con más detalle en el siguiente texto... [Seguir leyendo]

 


Reivindicaciones:

1. Método para la fabricación de un dispositivo semiconductor de energía, que comprende las siguientes etapas de fabricación:

Se produce una primera capa de óxido (22) se produce en un primer lado principal de un sustrato (1) de un primer tipo de conductividad, se produce una capa de electrodos de compuerta (3, 3') con al menos una abertura (31) en el primer lado principal en la parte superior de la primera capa de óxido (22), Se implanta un primer dopante del primer tipo de conductividad en el sustrato (1) en el primer lado principal utilizando la capa de electrodos de compuerta (3, 3') como una máscara, Se difunde el primer dopante en el substrato (1), se implanta un segundo dopante de un segundo tipo de conductividad en el sustrato (1) en el primer lado principal y Se difunde el segundo dopante en el substrato (1), caracterizado por que después de la difusión del primer dopante en el sustrato (1) y antes de implantar el segundo dopante en el sustrato (1) se elimina parcialmente la primera capa de óxido (22), y por que la capa de electrodos de compuerta (3, 3') se utiliza como una máscara para la implantación del segundo dopante.

2. Método de acuerdo con la reivindicación 1, caracterizado por que la primera capa de óxido (22) se retira en aquellas áreas, en las que se dispone al menos una abertura (31) de la capa de electrodos de compuerta (3, 3'), lo que da como resultado una capa de óxido de compuerta (2).

3. Método de acuerdo con la reivindicación 1 ó 2, caracterizado por que el primer dopante son iones de fósforo y/o de arsénico.

4. Método de acuerdo con cualquiera de las reivindicaciones 1 a 3, caracterizado por que el primer dopante se implantan con una energía de 40 a 150 keV y/o una dosis de 1 * 1012 -1 * 1014/cm2 (1 cm = 0,01 m).

5. Método de acuerdo con cualquiera de las reivindicaciones 1 a 4, caracterizado por que el primer dopante se difunde en el sustrato (1) a una profundidad de al menos 1 µm, y a un máximo de 10 µm, en particular, a un máximo de 8 µm, y en particular a un máximo de 6 µm.

6. Método de acuerdo con cualquiera de las reivindicaciones 1 a 3, caracterizado por que el segundo dopante son iones de boro, aluminio, galio y/o de indio.

7. Método de acuerdo con cualquiera de las reivindicaciones 1 a 3, caracterizado por que el segundo dopante se implanta con una energía de 20 a 120 keV y/o una dosis de 5 * 1013 -3 * 1014/cm2 (1 cm = 0,01 m).

8. Método de acuerdo con cualquiera de las reivindicaciones 1 a 3, caracterizado por que el segundo dopante se difunde en el sustrato (1) a una profundidad máxima (54) en el intervalo entre 0,5 µmy 9 µm, en particular entre 0,5 µm y 7 µm, y en particular entre 0,5 µm y 5 µm.

 

Patentes similares o relacionadas:

Unidad de grifo para un dosificador de bebida, del 14 de Marzo de 2018, de KONINKLIJKE PHILIPS N.V: Una parte de dispensación de bebida para su uso con una unidad de cartucho que tiene un canal interior para la dispensación de una bebida, comprendiendo […]

Método para la producción de un dispositivo semiconductor que usa el recocido láser para activar selectivamente los adulterantes implantados, del 28 de Marzo de 2012, de ABB TECHNOLOGY AG: Un método para producir un dispositivo semiconductor con una superficie modelada que comprende almenos una zona parcial adulterada con un adulterante de un primer […]

PROCEDIMIENTO PARA LA FABRICACION DE COMPONENTES SEMICONDUCTORES DE POTENCIA., del 16 de Abril de 2006, de SEMIKRON ELEKTRONIK GMBH: Fabricación de componentes semiconductores de potencia por ejemplo, transistor bipolar de puerta aislada de alta tensión (IGBT). La barrera o capa intermedia con una primera […]

FABRICACION DE UN DISPOSITIVO SEMICONDUCTOR., del 16 de Agosto de 2002, de TOTEM SEMICONDUCTOR LTD: UN METODO PARA FORMAR UN FOSO DOPADO COMO PARTE DE LA FABRICACION DE UN DISPOSITIVO SEMICONDUCTOR TAL COMO UN DISPOSITIVO DE POTENCIA CON PUERTA DE FOSO, TRANSISTOR […]

CAPA DE SILICIO EPITAXIAL Y METODO PARA DEPOSITARLA., del 1 de Mayo de 1996, de INTERNATIONAL BUSINESS MACHINES CORPORATION: SE PROPORCIONA UNA CAPA DE SILICONA DE TIPO-N IMPURIFICADA IN-SITU MEDIANTE UN PROCESO DE DEPOSICION DE VAPOR QUIMICO A BAJA TEMPERATURA Y BAJA PRESION, […]

IMPLANTACIÓN DE IONES Y GRABADO POCO PROFUNDO PARA PRODUCIR TERMINACIONES DE BORDE EFICACES EN TRANSISTORES BIPOLARES DE HETEROUNIÓN DE ALTO VOLTAJE, del 12 de Diciembre de 2011, de RAYTHEON COMPANY: Un método para mejorar las terminaciones de bordes en un dispositivo semiconductor bipolar de heterounión manteniendo a la vez el voltaje de ruptura de dicho […]

Imagen de 'DISPOSITIVOS Y CIRCUITOS NANOELECTRICOS'DISPOSITIVOS Y CIRCUITOS NANOELECTRICOS, del 16 de Diciembre de 2007, de BTG INTERNATIONAL LIMITED: Componente de circuito electrónico, que comprende un sustrato que soporta portadores de carga móviles, medios […]

Dispositivo semiconductor con estructura de terminación mejorada para aplicaciones de alto voltaje y su procedimiento de fabricación, del 3 de Junio de 2020, de Vishay General Semiconductor LLC: Un dispositivo semiconductor que comprende una estructura de terminación, con dicho dispositivo semiconductor que comprende: - un sustrato semiconductor que […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .