22 patentes, modelos y diseños de BULL HN INFORMATION SYSTEMS INC.

  1. 1.-

    TARJETA DE MEMORIA DE SEGURIDAD.

    (11/1999)

    UNA TARJETA DE MEMORIA SEGURA INCLUYE UN MICROPROCESADOR EN UN CHIP SEMICONDUCTOR SIMPLE Y UNO O MAS CHIP DE MEMORIA DIRECCIONABLE NO VOLATIL. EL MICROPROCESADOR Y EL CHIP DE MEMORIA NO VOLATIL SE CONECTAN EN COMUN A UN BUS DE TARJETA INTERNO PARA TRANSMITIR DIRECCIONES, DATOS E INFORMACION DE CONTROL A LOS MENCIONADOS CHIPS DE MEMORIA NO VOLATIL. EL MICROPROCESADOR INCLUYE UNA MEMORIA DIRECCIONABLE NO VOLATIL PARA ALMACENAR UNA INFORMACION QUE INCLUYE EL NUMERO DE VALORES DE CLAVE, LA INFORMACION DE CONFIGURACION ESPECIFICA DE...

  2. 2.-

    UN MECANISMO DE ASOCIACION PARA LA INTERCONEXION DE ENTORNOS INFORMATICOS DISTRIBUIDOS (DCE) Y SISTEMAS QUE NO SON DCE PARA OPERAR EN UN SISTEMA DE RED

    (05/1999)

    UN SISTEMA DISTRIBUIDO QUE INCLUYE UN SISTEMA INFORMATICO DE ENTORNO INFORMATICO NO DISTRIBUIDO (DCE) Y AL MENOS UN SISTEMA INFORMATICO DCE QUE SE ENCUENTRAN ACOPLADOS DE MANERA FLOJA ENTRE SI A TRAVES DE UNA RED DE COMUNICACIONES QUE OPERA CON UN PROTOCOLO DE COMUNICACIONES ESTANDAR. LOS SISTEMAS INFORMATICOS DCE Y LOS QUE NO SON DCE OPERAN BAJO EL CONTROL DEL PROPIETARIO Y DE SISTEMAS OPERATIVOS BASADOS EN UNIX RESPECTIVAMENTE. EL SISTEMA INFORMATICO QUE NO ES DCE INCLUYE ADEMAS UN SOFTWARE DEL CLIENTE DE LA APLICACION PARA PROPORCIONAR ACCESO A LOS COMPONENTES DEL SERVICIO DE DCE DISTRIBUIDO A TRAVES DE UN MECANISMO DE LLAMADA DE PROCEDIMIENTO REMOTO (RPC) OBTENIDO A TRAVES DEL SOFTWARE DEL SERVIDOR DE LA APLICACION INCLUIDO EN EL SISTEMA INFORMATICO DE...

  3. 3.-

    RESOLUCION DEL NOMBRE EN UNA BASE DE DATOS DE DIRECTORIO.

    (12/1998)

    LA PRESENTE INVENCION PROVEE UN METODO PARA RESOLVER UN PRETENDIDO NOMBRE PARA IDENTIFICAR UNA ENTRADA DE BASE DE DATOS CON LOS NOMBRES DE ENTRADA EN LA BASE DE DATOS, ALMACENADOS EN EL INDICE. CADA UNO DE LOS NOMBRES, EL PRETENDIDO Y EL DE ENTRADA, COMPRENDEN UN PRIMER, UN SEGUNDO Y UN TERCER CAMPO, CON AL MENOS EL PRIMER CAMPO INCLUYENDO POR LO MENOS UNA PALABRA. LOS NOMBRES PRETENDIDOS SON SUMINISTRADOS AL PROCESO DE RESOLUCION DEL NOMBRE DE UNA FORMA NORMALIZADA REFERIDA COMO EL FORMATO DE "NOMBRE PROPIO" . LOS NOMBRES QUE ENTRAN SON ALMACENADOS DE UNA FORMA SIMILAR NORMALIZADA. EL PROCESO DE RESOLUCION DEL NOMBRE EMPIEZA POR...

  4. 4.-

    APARATO PARA REDUCIR LOS INTENTOS DE REINTENTO DE INTERRUPCION.

    (11/1997)

    UN SISTEMA DE ORDENADOR MULTIPROCESADOR QUE TIENE UN PRIMER PROCESADOR CON UN PRIMER MECANISMO DE INTERRUPCION PARA GENERAR SOLICITUDES DE INTERRUPCION, UN SEGUNDO PROCESADOR CON UN SEGUNDO MECANISMO DE INTERRUPCION Y UN BUS DEL SISTEMA PARA COMUNICAR LAS SOLICITUDES DE INTERRUPCION DEL PRIMER PROCESADOR AL SEGUNDO PROCESADOR. EL SEGUNDO MECANISMO DE INTERRUPCION RESPONDE A UNA SOLICITUD DE INTERRUPCION GENERANDO UNA RESPUESTA DE RECONOCIMIENTO EN EL BUS DEL SISTEMA CUANDO EL SEGUNDO PROCESADOR ACEPTA LA SOLICITUD DE INTERRUPCION Y GENERANDO UNA RESPUESTA DE NO CONOCIMIENTO EN EL BUS DEL SISTEMA CUANDO EL SEGUNDO PROCESADOR CONTIENE UNA SOLICITUD DE INTERRUPCION ANTERIOR O PENDIENTE CON UN NIVEL...

  5. 5.-

    APARATO Y METODO PARA MEJORAR LA TRASLACION DE DIRECCION DE VIRTUAL A REAL ACCEDIENDO A UNA UNIDAD DE MEMORIA "CACHE"

    (10/1996)

    SE DESCRIBEN APARATO Y METODO PARA EXPEDIR LA TRASLACION DE UNA DIRECCION VIRTUAL, PROVISTA POR UNA UNIDAD CENTRAL DE PROCESO, A UNA DIRECCION REAL, PARA ACCEDER A UNA UNIDAD DE MEMORIA "CACHE". LA TECNICA SE BASA EN EL HECHO DE QUE UN PROCEDIMIENTO HABITUAL DIRIGIRA LOCALIZACIONES EN UN NUMERO LIMITADO DE PAGINAS DE DATOS DE MEMORIA DURANTE INTERVALOS SIGNIFICATIVOS DE LA EJECUCION DEL PROCESO. SE PROVEE UNA PEQUEÑA MEMORIA ASOCIATIVA, LA CUAL EN RESPUESTA A AL MENOS UNA PORCION DEL NUMERO DE PAGINAS VIRTUALES, PROVEE RAPIDAMENTE UNA PORCION DE PRUEBA DEL NUMERO DE PAGINAS REALES. LA PORCION DE PRUEBA DEL NUMERO DE PAGINAS REALES SE USA, EN ADELANTE CON LAS PORCIONES DE...

  6. 6.-

    APARATO DE CONTROL PARA DETECTAR DE FORMA SELECTIVA LAS CONDICIONES DE SEÑALES EN PUNTOS DE UN SISTEMA OPERATIVO.

    (05/1996)

    LA INVENCION CONSISTE EN CONTROLAR EL FUNCIONAMIENTO DE SISTEMAS INFORMATICOS Y MUESTRA UN APARATO PARA DETECTAR DE MANERA SELECTIVA LAS CONDICIONES DE SEÑALES EN PUNTOS DE UN SISTEMA OPERATIVO Y PARA GRABAR DICHAS CONDICIONES. EL APARATO DE CONTROL CONSTA DE UN CIRCUITO DETECTOR DE CONDICIONES ACOPLADO A UN PRIMER JUEGO DE PUNTOS PARA DETECTAR LAS CONDICIONES DE SEÑALES PREDETERMINADAS Y PARA GENERAR SEÑALES DE PRIMER TIPO CUANDO SE DAN DICHAS CONDICIONES, UN CIRCUITO HABILITADOR PARA ALMACENAR VARIOS CODIGOS CORRESPONDIENTES A LOS DISTINTOS DE DICHAS SEÑALES DE PRIMER TIPO Y PARA ENVIAR...

  7. 7.-

    APARATO Y METODO PARA UN SISTEMA DE PROCESO DE DATOS TENIENDO UN TIPO DE CONEXION PARTICULAR A BASE DE UNA PLURALIDAD DE UNIDADES CENTRALES DE PROCESO

    (03/1996)

    SE DESCUBRE UN SISTEMA DE PROCESO DE DATOS EN EL CUAL UNA PLURALIDAD DE UNIDADES CENTRALES DE PROCESO TIENEN ACCESO A TODOS LOS RECURSOS DEL SISTEMA, MEDIANTE UN PARTICULAR TIPO DE CONEXION. DURANTE LA INICIALIZACION DEL SISTEMA DE PROCESO DE DATOS, TODOS LOS RECURSOS DEL SISTEMA SON ASIGNADOS A LAS UNIDADES CENTRALES DE PROCESO INDIVIDUALES DE ACUERDO A LA DISTRIBUCION PRESELECCIONADA, LA IDENTIFICACION DE LOS RECURSOS DISPONIBLES DESPUES DE ESO SE ALMACENA EN LOS ARCHIVOS DE LAS UNIDADES CENTRALES DE PROCESO. DURANTE LA OPERACION DEL SISTEMA DE PROCESO DE DATOS, LOS RECURSOS PUEDEN SER REASIGNADOS POR...

  8. 8.-

    ELASTICIDAD DE MEMORIA OCULTA EN EL PROCESAMIENTO DE FALLOS DE DIRECCION.

    (11/1995)
    Inventor/es: KEELEY, JAMES W., BARLOW, GEORGE J., NIBBY, CHESTER M., JR. Clasificación: G06F11/00.

    SUBSISTEMA DE MEMORIA OCULTA QUE TIENE UNA MEMORIA DE DIRECTORIO DE VARIOS NIVELES Y ESTADIOS DE CANALIZACION DE MEMORIA INTERMEDIA COMPARTIDOS POR AL MENOS UN PAR DE UNIDADES CENTRALES DE PROCESO QUE FUNCIONAN INDEPENDIENTEMENTE Y UN DISPOSITIVO (FIFO) QUE CONECTA AL SISTEMA BUS DE UN SISTEMA DE PROCESO DE DATOS INTIMAMENTE ACOPLADO. EL SUBSISTEMA DE MEMORIA OCULTA INCLUYE VARIOS CIRCUITOS DE CONTROL PROGRAMABLES CONECTADOS PARA RECIBIR SEÑALES REPRESENTATIVAS DEL TIPO DE OPERACIONES EJECUTABLES POR EL SUBSISTEMA. ESTAS SEÑALES SE COMBINAN LOGICAMENTE PARA GENERAR UNA SEÑAL DE SALIDA QUE INDICA SI EL CONTENIDO DE LA MEMORIA DE DIRECTORIO DEBE O NO LIMPIARSE CUANDO SE HA DETECTADO CUALQUIER TIPO DE FALLO DE DIRECCION O SISTEMA, A FIN DE MANTENER LA COHERENCIA DE LA MEMORIA OCULTA.

  9. 9.-

    APARATO PARA CONMUTAR DE FORMA DINAMICA LA FUENTE DEL RELOJ DE UN SISTEMA DE PROCESO DE DATOS.

    (03/1995)

    UN SISTEMA DE PROCESO DE DATOS INCLUYE UN PRIMER Y UN SEGUNDO SISTEMACENTRAL EN DONDE LA UNIDAD CENTRAL DE PROCESO (CPU) DEL PRIMER SISTEMA CENTRAL ESTA CONECTADA A LA UNIDAD DE CONTROL DEL SISTEMA (SCU) DEL SEGUNDO SISTEMA CENTRAL Y LA CPU DEL SEGUNDO SISTEMA CENTRAL ESTA CONECTADA A LA SCU DEL PRIMER SISTEMA CENTRAL, CADA SISTEMA CENTRAL INCLUYE UN PROCESADOR DE SERVICIO Y UN SUBSISTEMA TEMPORIZADOR PARA SUMINISTRAR SEÑALES DE RELOJ. CADA SISTEMA CENTRAL INCLUYE UN APARATO PARA DISTRIBUIR LAS SEÑALES DE RELOJ DE TAL MANERA QUE CADA SISTEMA CENTRAL SE TEMPORIZA...

  10. 10.-

    COMANDOS SALIDA-ENTRADA VIRTUALES

    (08/1994)
    Inventor/es: DICHIARA, JOSEPH G., BROWN, HARRY W., VALENTINE, JOSEPH M. Clasificación: G06F13/10.

    EL APARATO PROVEE UN SISTEMA DE COMANDOS SALIDA / ENTRADA DE SEGURO PARA EL SISTEMA OPERATIVO QUE GENERA UN COMANDO SALIDA/ENTRADA VIRTUAL QUE INCLUYE UN NUMERO DE CANAL VIRTUAL, VERIFICANDO QUE EL USUARIO TENGA AUTORIZACION PARA ACCEDER A LOS PROCESOS Y LOS DISPOSITIVOS, Y ENTONCES GENERAR UN COMANDO DE SALIDA / ENTRADA FISICA POR TRANSFERIR SOBRE UN SISTEMA VIA AL DISPOSITIVO DIRIGIDO POR EL NUMERO DE CANAL FISICO INCLUIDO EN EL COMANDO.

  11. 11.-

    APARATO Y METODO PARA REEMPLAZAR UNA PAGINA EN UN SISTEMA DE PROCESO DE DATOS QUE TIENE UNA MEMORIA VIRTUAL

    (05/1994)

    EN UN MULTIPROCESADOR, SISTEMA DE PROCESO DE DATOS MULTIPROGRAMADO QUE EMPLEA DIRECCIONES, APARATO Y METODO VIRTUALES, ESTA PREVISTO PARA SELECCIONAR UNA ESTRUCTURA DE PAGINA EN LA MEMORIA PRINCIPAL A REEMPLAZARSE POR UNA NUEVA PAGINA DE GRUPOS DE SEÑAL LOGICA REQUERIDO POR UN PROCESADOR. AUNQUE UTILIZA UN ALGORITMO EJECUTADO EN UNA SERIE DE DECISIONES LOGICAS DETERMINADAS POR UN PROCEDIMIENTO DE SOFTWARE, EL INVENTO PRESENTE PROPORCIONA UNA INSTRUCCION SENCILLA QUE UTILIZA LAS SEÑALES DE ESTADO INCLUIDAS CON UN DESCRIPTOR DE PAGINA PARA DIRIGIR UNA ENTRADA EN UN CUADRO DE SEÑALES DE ESTADO RESULTANTES. LA RELACION ENTRE LAS SEÑALES DE ESTADO Y LAS ENTRADAS DE CUADRO PONEN EN PRACTICA EL...

  12. 12.-

    UN CONTROLADOR PARA TIPOS DE REDES LOCALES MULTIPLE.

    (03/1994)
    Inventor/es: CONWAY, JOHN W., FARRELL, ROBERT J., HIRTLE, ALLEN C., NIESSEN, LEONARD E. Clasificación: G06F13/38, G06F15/16.

    UNA RED LOCAL DE COMUNICACIONES (LAN) ES CAPAZ DE ACOMODAR UNA VARIEDAD DE SUBSISTEMAS DE COMPUTADOR, Y TIENE UN CONTROLADOR QUE PUEDE CONTROLAR SUSTANCIALMENTE AL MISMO TIEMPO UNA PLURALIDAD DE REDES LOCALES DEL MISMO TIPO O UNA PLURALIDAD DE DIFERENTES TIPOS DE REDES LOCALES.

  13. 13.-

    UNION DE CPU MULTIPLE.

    (03/1994)
    Inventor/es: COLLINS, RICHARD M., BEAUCHEMIN, EDWARD. Clasificación: G06F15/16.

    UN MECANISMO DE UNION DE CPU MULTIPLE QUE PERMITE EL SERVICIO SIMULTANEO DE DOS O MAS CPUS CUANDO UNA ORDEN DE ENTRADA SALIDA (IO) ES EMITIDA DESDE CADA UNO DE ESTAS CPUS. CUANDO DOS CPUS EMITEN ORDENES SIMULTANEAS DE ENTRADA/SALIDA LAS CUALES TIPICAMENTE TIENEN PARES DE CODIGO DE FUNCION, TAL COMO POR EJEMPLO, FC = 09/OD, CADA UNA DE ESTAS SIENDO ORDENES INDIVIDUALES PERO CON LA SEGUNDA ORDEN (OD) NO TENIENDO IDENTIFICADOR DE FUENTE, LA INVENCION PERMITE QUE AMBAS CPUS SEAN SERVIDAS POR CAUSAR UNA SEÑAL DE CONTESTACION NEGATIVA (NAK) SEA EMITIDA A LA SEGUNDA CPU HASTA QUE LAS PRIMERAS ORDENES IOLD HAYAN SIDO SERVIDAS, PREVINIENDO ASI CICLOS AMBIGUOS Y LA INCAPACIDAD DE LAS CPUS A SER SERVIDAS.

  14. 14.-

    SISTEMA DE PROCESO DE DATOS CON UNA RAPIDA INTERRUPCION

    (10/1993)

    UN SISTEMA MULTIPROCESADOR INCLUYE UN NUMERO DE SUBSISTEMAS TODOS ELLOS ACOPLADOS EN COMUN A UN BUS DE SISTEMA ASINCRONO. UN APARATO SE INCLUYE EN LA LOGICA DEL INTERFACE DEL BUS DEL SISTEMA DE CADA SUBSISTEMA DE PROCESO PARA RECIBIR LOS COMANDOS DESDE EL BUS DEL SISTEMA Y COMPARA EL NIVEL DE PRIORIDAD DE INTERRUPCION DEL NUEVO COMANDO CON EL COMANDO ACTUAL QUE SE ESTA EJECUTANDO. SI EL NUEVO COMANDO TIENE UNA PRIORIDAD DE INTERRUPCION INFERIOR QUE EL COMANDO ACTUAL, ENTONCES EL SUBSISTEMA QUE ENVIA EL COMANDO RECIBIRA UNA RESPUESTA DE NO RECONOCIMIENTO DEL SISTEMA DE PROCESO. EL APARATO ES SENSIBLE A CIERTAS SEÑALES DE CONTROL DEL...

  15. 15.-

    SISTEMA DE ALMACENAMIENTO VIRTUAL PAGINADO.

    (10/1993)

    UN SISTEMA DE COMPUTADOR MULTIPROCESADOR QUE INCLUYE UNA MEMORIA PRINCIPAL Y VARIAS UNIDADES CENTRALES DE PROCESOS QUE ESTAN CONECTADAS PARA COMPARTIR LA MEMORIA PRINCIPAL POR MEDIO DE UN BUS COMUN. CADA CPU TIENE UNIDADES DE ALMACENAMIENTO DE INSTRUCCIONES Y DE DATOS, CADA UNA ORGANIZADA EN PAGINAS BASICAS PARA LA COMPLETA COMPATIBILIDAD DE OPERACION CON PROCESOS DEL USUARIO. CADA UNIDAD DE ALMACENAMIENTO INCLUYE UN NUMERO DE MEMORIAS DIRECCIONABLES POR SU CONTENIDO CAM Y MEMORIAS DIRECTAMENTE DIRECCIONABLES RAM ORAGANIZADAS PARA COMBINAR UN MAPA ASOCIATIVO Y DIRECTO...

  16. 16.-

    CIRCUITO PARA EVITAR EL BLOQUEO DE LAS PETICIONES DE ALTA PRIORIDAD A UN CONTROLADOR DE SISTEMA

    (06/1993)

    EL BLOQUEO QUE DEPENDE DE LAS PETICIONES DE UNA MAYOR ALTA PRIORIDAD A UN CONTROLADOR DE SISTEMA SE EVITA MEDIANTE UN CIRCUITO QUE COMPRENDE UN ELEMENTO CONTADOR PARA CONTAR EL NUMERO DE VECES QUE LA PETICION DE MAYOR PRIORIDAD NO HA CONSEGUIDO EL ACCESO. LA CUENTA DA LUGAR A UN VALOR DE CUENTA QUE SE ALMACENA TEMPORALMENTE EN EL ELEMENTO CONTADOR. UN ELEMENTO DE COMPARACION COMPARA EL VALOR DE CUENTA CON UN PREDETERMINADO VALOR, DICHO VALOR PREDETERMINADO ES UN NUMERO PREDETERMINADO DE VECES QUE EL SISTEMA DE PROCESAMIENTO DE DATOS PERMITIRA DESPRECIAR LA PETICION DE ALTA PRIORIDAD MAYOR. UNA SEÑAL DE CONTROL SE EMITE DESDE EL ELEMENTO DE COMPARACION CUANDO EL VALOR DE LA...

  17. 17.-

    APARATO PARA CARGAR Y VERIFICAR UNA MEMORIA DE ALMACENAMIENTO DE CONTROL EN UN SUBSISTEMA CENTRAL

    (05/1993)
    Inventor/es: KEELEY, JAMES W., BARLOW, GEORGE J., NIBBY, CHESTER M., JR., ZELLEY, RICHARD C., BRUCE, KENNETH E. Clasificación: G06F9/24.

    UN SUBSISTEMA CENTRAL DE UN SISTEMA PROCESADOR DE DATOS INCLUYE UN ALMACENAMIENTO DE CONTROL ESCRITO QUE ES CARGADO EN DEPOSITO PARA CONTROLAR LAS OPERACIONES DEL SUBSISTEMA CENTRAL. EL SUBSISTEMA CENTRAL LOGICO ESTA EN RESPUESTA A UNA SECUENCIA DE ORDENES DE UN SISTEMA DE ORGANIZACION PARA FACILITAR LA CARGA EN EL ALMACEN DE CONTROL Y VERIFICAR QUE EL DEPOSITO DE ALMACENAMIENTO DE CONTROL ESTA CORRECTAMENTE CARGADO.

  18. 18.-

    ADMINISTRADOR PARA SISTEMA MULTIPROCESADOR.

    (05/1993)
    Inventor/es: KEELEY, JAMES W., PETERS, ARTHUR, BARLOW, GEORGE J., MORGANTI, VICTOR M., CARROLL, ELMER W., MARTLAND, WALLACE A., ZELLEY, RICHARD C. Clasificación: G06F11/30.

    UNA UNIDAD DE PROCESO DE DATOS CONSTA DE VARIOS SUBSISTEMAS CENTRALES INTIMAMENTE RELACIONADOS, VARIOS SUBSISTEMAS PERIFERICOS, UNA MEMORIA PRINCIPAL Y UNA UNIDAD DE ADMINISTRACION DEL SISTEMA ACOPLADOS A UN BUS. LA UNIDAD DE ADMINISTRACION DEL SISTEMA TIENE LA PRIORIDAD MAS ALTA EN EL BUS, E INCLUYE RECURSOS CENTRALIZADOS QUE PROPORCIONAN INFORMACION SOBRE EL ESTADO DE ENERGIA Y TEMPERATURA, INICIALIZAN LOS SUBSISTEMAS, COMPRUEBAN ESTOS, TEMPORIZAN LAS FUNCIONES DEL SUBSISTEMA CENTRAL Y POSIBILITAN EL ACCESO DE MANTENIMIENTO, LOCAL Y REMOTO, A LOS SUBSISTEMAS. DICHA UNIDAD RECIBE ORDENES DEL SUBSISTEMA CENTRAL PARA LEER DE, Y GRABAR EN, LOS CRONOMETROS ASI COMO PARA LEER EL ESTADO DEL CONJUNTO DEL SISTEMA, Y GENERA ORDENES ESPECIALES PARA EL SUBSISTEMA CENTRAL PARA INDICAR CUANDO LOS CRONOMETROS HAN DECREMENTADO A CERO Y PARA AUXILIAR A LA ELIMINACION DE ERRORES DE HARDWARE Y SOFTWARE.

  19. 19.-

    CAMBIADOR DE TOMA DE TRANSFORMADOR.

    (04/1993)

    UNA DE LAS VARIAS TOMAS DE AL MENOS UN TRANSFORMADOR SE SELECCIONA ELIGIENDO UN ENCHUFE MACHO PARA ACOPLAR CON UN ENCHUFE HEMBRA PREDETERMINADOS. LA CONEXION ENTRE CADA TRANSFORMADOR Y UN ENCHUFE HEMBRA ES TAL QUE CADA CLAVIJA DE UN ENCHUFE RESPECTIVO ESTA CONECTADA OPERATIVAMENTE A UNA TOMA PREDETERMINADA DEL CORRESPONDIENTE TRANSFORMADOR, POR LO QUE LAS TOMAS CORRESPONDIENTES DE CADA TRANSFORMADOR ESTAN CONECTADAS A DIFERENTES CLAVIJAS CORRESPONDIENTES POR CADA UNO DE LOS ENCHUFES. ADEMAS, LA TOMA INICIAL DE CADA TRANSFORMADOR ESTA CONECTADA OPERATIVAMENTE A LA MISMA CLAVIJA DEL ENCHUFE CORRESPONDIENTE AL TRANSFORMADOR. VARIOS ENCHUFES MACHO, CUYO...

  20. 20.-

    APARATO DE SINCRONIZACION DE CAMBIO DE NIVEL DE UN MULTIPROCESADOR.

    (04/1993)
    Inventor/es: KEELEY, JAMES W., BARLOW, GEORGE J. Clasificación: G06F9/46, G06F15/16, G06F13/26.

    EL APARATO ESTA INCLUIDO DENTRO DE LOS CIRCUITOS DE CONEXION DE BUS DE CADA UNIDAD DE PROCESO DE UN SISTEMA DE MULTIPROCESO QUE SE CONECTA EN COMUN CON LAS OTRAS UNIDADES DEL SISTEMA MEDIANTE UN BUS DE SISTEMA ASINCRONO. EL APARATO SE ACOPLA AL REGISTRO DE NIVEL DE LA UNIDAD DE PROCESO Y A LOS CIRCUITOS DE INTERRUPCION. EN RESPUESTA A UN COMANDO QUE ESPECIFICA UN CAMBIO DE NIVEL, EL APARATO CONDICIONA A ESOS CIRCUITOS PARA ALMACENAR EL NIVEL E INTERRUMPIR LAS SEÑALES APLICADAS AL BUS DEL SISTEMA COMO PARTE DEL COMANDO DE LA CPU DURANTE UN CICLO DE BUS DE OPERACION PERMITIDA A LA UNIDAD DE PROCESO EN UNA PRIORIDAD BASICA. ESTO ASEGURA UNA CONMUTACION FIABLE ENTRE LOS NIVELES DE INTERRUPCION Y LA NOTIFICACION DE TALES CAMBIOS DE NIVEL A LAS OTRAS UNIDADES DEL SISTEMA SIN INTERFERENCIA DE OTRAS UNIDADES DE PROCESO.

  21. 21.-

    ALOJAMIENTO PARA EQUIPO ELECTRONICO.

    (12/1992)

    SE DESCRIBE UN ALOJAMIENTO PARA EQUIPO ELECTRONICO QUE PROPORCIONA UN FACIL ACCESO A ESTE MEDIANTE UN PANEL SUPERIOR ARTICULADO Y UN PANEL PLASTICO INFERIOR DE SEGURIDAD. DENTRO DEL ALOJAMIENTO HAY CONDUCTOS PARA CABLES EN LAS PARTES SUPERIORES FRONTAL Y POSTERIOR, EN LINEA CON CONDUCTOS SITUADOS EN ALOJAMIENTOS ADYACENTES PARA PERMITIR QUE DENTRO DE LOS MISMOS SE CONTENGAN NUMEROSOS CABLES. ESTOS Y LOS CONDUCTOS NO INTERFIEREN CON LA REFRIGERACION POR CONVECCION DENTRO DE LOS ALOJAMIENTOS, COMO TAMPOCO CON EL ACCESO AL EQUIPO POR LA PARTE SUPERIOR. EQUIPOS QUE GENERAN CALOR RELATIVAMENTE ALTO, COMO POR EJEMPLO LAS FUENTES DE ENERGIA, VAN MONTADOS A UN LADO EN...

  22. 22.-

    APARATO PARA LA MEJORA DE DIAGNOSIS.

    (07/1992)

    EL APARATO PARA ALMACENAR LA INFORMACION CONTENIDA EN UN CONJUNTO DE SEÑALES DIGITALES, CONSTA DE UN SELECTOR. UNA PRIMERA TERMINAL DE ENTRADA RECIBE UNA SEÑAL DIGITAL OPERACIONAL, CUANDO EL APARATO ESTA OPERANDO EN MODO NORMAL, UNA SEGUNDA TERMINAL DE ENTRADA, RECIBE UNA SEÑAL OSCILANTE, CUANDO EL APARATO ESTA OPERANDO EN MODO DE MANTENIMIENTO Y UNA TERCERA TERMINAL DE ENTRADA ESTA CONECTADA A LA SEÑAL DADA POR UNA CONSTANTE EN ESTADO DE PUESTA A CERO. EL SELECTOR CONECTA, A LA PRIMERA, SEGUNDA Y TERCERA TERMINALES DE ENTRADA, CON LA TERMINAL DE SALIDA, EN RESPUESTA A LA PRIMERA Y SEGUNDA SEÑAL DE CONTROL. EL ELEMENTO REGISTRADOR, PRESENTA UN RELOJ TERMINAL, ADAPTADO PARA RCIBIR UNA SEÑAL Y LA PUESTA A CERO, ALMACENANDO EL...