78 patentes, modelos y diseños de ADVANCED MICRO DEVICES INC. (pag. 3)
ESTRUCTURA DE CONTACTO A TOPE DE AREA REDUCIDA.
(01/02/1994) ESTRUCTURA DE CONTACTO A TOPE DE AREA REDUCIDA (10') QUE SE PROVEE, LA CUAL ES ESPECIALMENTE ADECUADA PARA CELULAS RAM ESTATICAS DE CUATRO TRANSISTORES. SE FORMA UNA ESTRUCTURA LA CUAL INCLUYE UNA REGION DOPADA DE SILICONA Y UNA O MAS CAPAS DE POLISILICONA Y OXIDO COLOCADAS ALLI ENCIMA, PUDIENDO SER UNA DE LAS CAPAS DE POLISILICONA UNA POLISILICONA DE PUERTA. ENTONCES SE REALIZA UN GRABADO POR ATAQUE QUIMICO ANISOTROPICO A TRAVES DE TODAS LAS CAPAS SUPERIORES INCLUYENDO ALGUNA CAPA SUPERIOR DE POLISILICONA LA CUAL PUEDE PRESENTARSE, PERO PARANDO EN LA REGION DOPADA DE SILICONA Y SE PRESENTA ALGUNA CAPA DE POLISILICONA…
MEMORIAS DIGITALES LECTURA/ESCRITURA.
Sección de la CIP Física
(01/02/1994). Inventor/es: PRICE, SIMON M. Clasificación: G06F7/02, G06F15/40.
UN CIRCUITO DE MEMORIA DE CUASI CONTENIDO DIRIGIBLE, QUE INCLUYE UNA SECCION CAM, UNA SECCION RAM, Y UN COMPARADOR. UNA PRIMERA PARTE DE UN COMPONENTE DE INGRESOS ESTA APLICADO A LA SECCION CAM, MIENTRAS QUE UNA SEGUNDA PARTE DEL COMPONENTE DE INGRESOS ES APLICADA AL COMPARADOR. SI HAY UNA COMPARACION FAVORABLE ENTRE LA SECCION CAM DESARROLLA UN INDICADOR EL CUAL SE DIRIGE A RAM. LA SALIDA DEL RAM ES ENTONCES COMPARADO CON LA SEGUNDA PARTE DEL COMPONENTE Y SI ES HECHA UNA COMPARACION FAVORABLE, UNA PAREJA PRINCIPAL ES DESARROLLADA. TAMBIEN SE DESCRIBEN CIRCUITOS PARA MANEJAR MULTIPLES RESPUESTAS DE LA SECCION CAM, Y UN COMPARADOR PRACTICO RAM EL CUAL COMBINA LAS FUNCIONES DEL COMPARADOR Y EL RAM DE LOS CUASI CONTENIDOS DIRIGIBLES DE LA MEMORIA DEL ESCRITO.
(01/02/1994) SE DESCRIBE UN CIRCUITO DE CALCULO CRC QUE PUEDE CALCULAR BITS DE CONTROL CRC EN 8 BITS DE DATOS DE ENTRADA POR BYTE DE RELOJ. EL APARATO DE CALCULO EMPLEA 8 FILAS DE ENLACES MOVILES, CON LAS ENTRADAS DE CADA FILA ACOPLADAS A LAS SALIDAS DE DATOS DE LA FILA PRECEDENTE. CADA ENLACE MOVIL MUEVE SU BIT DE ENTRADA UN BIT HACIA EL BIT MAS SIGNIFICATIVO, Y ENLACES MOVILES SELECCIONADOS LLEVAN A CABO UNA OPERACION DE O EXCLUYENTE ENTRE SUS BITS DE ENTRADA Y EL RESULTADO DE UNA PUERTA DE ENTRADA DE O EXCLUYENTE. SE UTILIZA UN BUS DE SALIDA DE UN BYTE PARA ACCEDER A LOS BITS DE CONTROL FINALES DESDE EL REGISTRO DE SUMA, ANULANDO EL CONJUNTO DE LOS ENLACES MOVILES DURANTE LOS CICLOS DE SALIDA, DE MANERA QUE LOS BYTES DE LOS DATOS CRC PUEDEN MOVERSE A POSICION EN EL CONJUNTO, UN BYTE POR CADA CICLO DE BYTE DE RELOJ. SE…
MECANISMO PARA OBVIAR DEFECTOS EN UNIDADES DE DISCO.
(16/01/1994) SE DESCRIBE UNA TECNICA ORIGINAL PARA OBVIAR DEFECTOS EN UN DISCO MAGNETICO U OPTICO. LA TECNICA INCLUYE UN FORMATO DE SECTOR QUE CONSTA DE UNA CABECERA Y UN AREA DE DATOS , LA CUAL PUEDE INCLUIR UNA O MAS "AREAS MALAS" QUE SERAN SALTADAS CUANDO LOS DATOS SE GRABEN O LEAN EN EL SECTOR. LAS AREAS MALAS SON DE TAMAÑO VARIABLE Y PUEDEN ESTAR SITUADAS EN CUALQUIER PARTE EN EL AREA DE DATOS, INCLUYENDO LA EDAC. LA CABECERA INCLUYE UN DESCRIPTOR DE DEFECTO QUE CONSTA DE UN APUNTADOR DE DEFECTOS PARA CADA UNA DE LAS AREAS MALAS. CADA APUNTADOR DE DEFECTO CONTIENE UN VALOR QUE INDICA EL NUMERO DE BYTES EN EL AREA DE DATOS BUENA QUE PRECEDE AL AREA MALA APUNTADA POR EL APUNTADOR DE DEFECTO, ASI COMO UN VALOR QUE INDICA EL NUMERO DE BYTES EN EL AREA MALA. EL…
DISPOSITIVO MODULADOR-DEMODULADOR TIPO FULL-DUPLEX.
Sección de la CIP Electricidad
(16/01/1994). Inventor/es: DUNNION, DERMOT. Clasificación: H04L5/14.
SE DESCRIBE UN METODO PARA PLANIFICAR LA EJECUCION DE LOS PROCEDIMIENTOS DE TRANSMISION-RECEPCION POR MEDIO DE UN SENCILLO PROCESADOR EN UN DISPOSITIVO MODULADOR-DEMODULADOR TIPO FULL-DUPLEX. SE EMPLEAN MEMORIAS INTERMEDIAS JUNTO CON EL MICROPROCESADOR PARA GARANTIZAR LA AUSENCIA DE ERRORES EN LOS PROCEDIMIENTOS DE PROCESO DE LA SEÑAL. EN LA MATERIALIZACION DEL METODO, LOS PROCEDIMIENTOS DE TRANSMISION SON PRIORITARIOS, DE TAL MANERA QUE SI UNA POSIBLE SEÑAL SE TRANSMITE, SE EJECUTARA POR EL PROCESADOR UN PROCEDIMIENTO DE RECEPCION DE FORMA QUE INTERRUMPE LA TRANSMISION DE LA SIGUIENTE SEÑAL. ESTA PRIORIDAD ES MUY UTIL PORQUE LOS PROCEDIMIENTOS DE TRANSMISION SE REALIZAN MAS RAPIDAMENTE QUE LOS DE RECEPCION.
CIRCUITO DETECTOR DE COLISIONES TRANSCEPTOR DE DATOS CODIFICADOS POR STARIAN.
Sección de la CIP Electricidad
(16/01/1994). Inventor/es: DULEY, RAYMOND STEPHEN, FORTH, LESLIE. Clasificación: H04L12/28.
CIRCUITO DETECTOR DE COLISIONES EN CADENA DE DOS PARA USAR CON UN TRANSCEPTOR DE DATOS CODIFICADOS SEGUN STARIAN QUE INCLUYE UN COMPARADOR DE TENSION CON UNA ENTRADA DE INVERSION, UNA ENTRADA DE NO INVERSION Y UNA SALIDA. LA ENTRADA DE INVERSION DEL COMPARADOR DE TENSION ES SENSIBLE A LOS VOLTAJES DE SALIDA DIFERENCIALES DESDE UN ACCIONADOR DE LINEA DIFERENCIAL Y LOS VOLTAJES DE PICO TRANSITORIOS DESDE EL PRIMARIO DE UN TRANSFORMADOR DE AISLAMIENTO. UN CONDENSADOR DE CARGA SE CONECTA A LA ENTRADA DE NO INVERSION DEL COMPARADOR DE VOLTAJE. EL CONDENSADOR SE CARGA AL VOLTAJE DE REFERENCIA QUE ES DIRECTAMENTE PROPORCIONAL AL VOLTAJE PICO DE LOS VOLTAJES DE SALIDA DIFERENCIALES. LA SALIDA DEL COMPARADOR DE VOLTAJE PROVEE UNA SEÑAL DE DETECCION DE COLISION INTERNA QUE ES INTERRUMPIDA DESDE UN NIVEL LOGICO ALTO A UN NIVEL LOGICO BAJO HASTA QUE TENGA LUGAR UNA COLISION EN CADENA DE DOS.
MATRIZ DE MEMORIA DIRECCIONABLE.
Sección de la CIP Física
(01/01/1994). Inventor/es: YOSHIDA, HIROSHI, CHUANG, PATRICK T., YAU, ROBERT L., WANG, MOON-YEE. Clasificación: G11C15/00.
UNA MATRIZ DE MEMORIA DIRECCIONABLE INCLUYE UNA MATRIZ DE CELULAS QUE CONTIENEN BITS CONFIGURADOS EN N BITS POR PALABRA. EL PRIMER BIT DE CADA UNA DE LAS PALABRAS ES UN BIT OMITIDO, LA MATRIZ SE CONFIGURA CON LAS PALABRAS SELECCIONADAS, UN SEGUNDO BIT DE CADA PALABRA SE IDENTIFICA COMO UN BIT VACIO. INCLUYE MEDIOS PARA EXAMINAR LAS PALABRAS Y DETECTAR LA PRESENCIA DE BITS VACIOS, Y MEDIOS RESPONSABLES DE LA DETECCION DE UN DE LOS BITS OMITIDOS EN UNA DE LAS PALABRAS POR ELIMINACION DE LA PALABRA QUE CONTIENE EL BIT OMITIDO DETECTADO.
APARATO Y METODO PARA CONVERTIR SEÑALES EN SERIE DE DATOS SOBRE UN MEDIO DE TRANSMISION DE ALTA VELOCIDAD EN SERIE A UN SISTEMA PARALELO.
Sección de la CIP Electricidad
(16/12/1993). Inventor/es: SCOTT, PAUL. Clasificación: H04J3/16, H04L5/22.
EL SISTEMA ES MODULAR Y PUEDE SER EMPAQUETADO EN UN SIMPLE SEMICONDUCTOR FORMANDO UN CIRCUITO INTEGRADO QUE PUEDE SER MODULABLE. CUANDO SE HACE TAL PUEDE MANEJAR DATOS EN PARALELO CON MENORES BIT.
METODO PARA RECEPCION Y TRANSFORMACION CONSECUTIVA A ALTA VELOCIDAD DE DATO DIBUJADO ENTRANTE AL PARALELO DATO DIBUJADO SALIENTE.
Sección de la CIP Electricidad
(16/12/1993). Inventor/es: SCOTT, PAUL. Clasificación: H04J3/16, H04L15/22.
LOS METODOS ESTAN DESCUBIERTOS PARA OPERAR ACEPTANDO DISPOSITIVOS, QUE TOMA CONSECUTIVOS DATOS DIBUJADOS DE FUERA Y CONVERTIRLOS EN UN DIBUJO SALIENTE. CADA DISPOSITIVO OPERA BAJO UN PERMISO DE CAPTURA PROTOCOLO DE DATO QUE PERMITE OPERAR AL COEFICIENTE BYTE DEL TRANSMITIDO DATO. EN CADA NODO, POR CAPACITAR LOS DATOS RECIBIDOS A TRANSFERIR A ALTAS VELOCIDADES, EN COMPARACION CON EL COEFICIENTE BIT, LA FIABILIDAD DE LAS RECEPCIONES SE INCREMENTA. ES UN RESULTADO SIMPLE Y FIABLE DE DISPOSITIVOS QUE EMPLEA ESTE METODO.
CIRCUITOS INVERSORES CMOS.
Sección de la CIP Electricidad
(16/04/1993). Inventor/es: WALTERS, DONALD MONROE, JR. Clasificación: H03K3/356.
UN CIRCUITO INVERSOR CMOS QUE ELIMINA LA BAJADA DEL NIVEL DE ALTO VOLTAJE PROCEDENTE DE UN BUS DE DATOS DE PRECARGA/DESCARGA ORIGINADO POR UN EFECTO DE CARGA COMPARTIDA. EL CIRCUITO INVERSOR CMOS ESTA FORMADO POR UN TRANSISTOR (P1) DE PRECARGA DE CANAL P, UN TRANSISTOR (P2) ACCIONADOR DE CANAL P, UN TRANSISTOR (N1) ACCIONADOR DE CANAL N, UN TRANSISTOR (N2) HABILITADOR DE CANAL N, Y UNA PUERTA DE TRANSMISION (TG) PARA CARGAR UNA SEÑAL DE ENTRADA DE DATOS COMPLEMENTARIOS EN UN NODO DE ALMACENAMIENTO (A) COMO RESPUESTA A SEÑALES DE CARGA COMPLEMENTARIAS Y VERDADERAS. EL CIRCUITO INVERSOR INCLUYE ADEMAS UNOS TRANSISTORES DE ENTRADA FORMADOS POR UN PAR DE TRANSISTORES DE ENTRADA DE CANAL P (P3,P4) Y UN PAR DE TRANSISTORES DE ENTRADA DE CANAL N (N3,N4) QUE ESTAN TODOS CONECTADOS EN SERIE, Y RESPONDEN A SEÑALES DE CARGA VERDADERAS Y COMPLEMENTARIAS Y A SEÑALES DE ENTRADA COMPLEMENTARIAS Y VERDADERAS PARA MANTENER AL CIRCUITO INVERSOR EN UNO DE DOS ESTADOS.
GENERADOR DE VOLTAJE DE POLARIZACION CML.
Sección de la CIP Física
(01/04/1993). Inventor/es: TEYMOURI, SASAN, LEE, SUNGIL. Clasificación: G05F3/22.
UN GENERADOR DE VOLTAJE DE POLARIZACION PARA USAR EN CIRCUITOS CML OFRECE UN VOLTAJE DE SALIDA QUE SUSTANCIALMENTE INDEPENDIENTE A LAS VARIACIONES EN LA TENSION DE ALIMENTACION POR ENCIMA DE UNA BANDA ANCHA DE TEMPERATURA. EL GENERADOR DE VOLTAJE DE POLARIZACION INCLUYE UNA PORCION DE CIRCUITO COMPENSADOR DE TEMPERATURA Y VOLTAJE QUE ESTA FORMADO POR UN REOSTATO EMISOR Y UN TRANSMISOR DIODOCONECTADO. EL REOSTATO EMISOR SE USA PARA CONTROLAR EL VOLTAJE DE SALIDA PARA TEMPERATURAS MAS BAJAS Y EL VOLTAJE BASE-EMISOR DEL TRANSISTOR DETERMINA EL VOLTAJE DE SALIDA PARA TEMPERATURAS MAS ALTAS.
TRANSISTORES DE EFECTO DE CAMPO.
Sección de la CIP Electricidad
(16/03/1993). Inventor/es: LIU, YOW-JUANG, CAGNINA, SALVATORE. Clasificación: H01L29/78, H01L29/08.
SE DESCRIBE UN DISPOSITIVO DE EFECTO DE CAMPO DE UN TRANSISTOR GEOMETRICO Y METODO DE FABRICACION. EL FET PUEDE SER OPERADO DESDE UN POTENCIAL DE POLARIZACION QUE FORMA UN CAMPO ELECTRICO ENTRE EL DISPOSITIVO EXCEDIENDO UNA PREDETERMINADA INTENSIDAD DE CAMPO. EL APARATO COMPRENDE UNA PORCION DE SUBSTRATO SEMICONDUCTOR DE UN PRIMER TIPO DE CONDUCTIVIDAD, QUE TIENE UNA SUPERFICIE PRINCIPAL Y UNA REGION DE UN SEGUNDO TIPO DE CONDUCTIVIDAD ADYACENTE A LA SUPERFICIE PRINCIPAL Y ADAPTADO PARA RECIBIR EL PREDETERMINADO POTENCIAL DE POLARIZACION, LA REGION INCLUYE UNA SUBREGION DE IGUAL TIPO DE CONDUCTIVIDAD Y MENOR CONDUCTIVIDAD, LA SUBREGION ESTA SITUADA ENTRE LA REGION PARA RECIBIR AL MENOS ESA PORCION DEL CAMPO ELECTRICO DIPLO INCLUYENDO Y EXCEDIENDO EL VALOR PREDETERMINADO.
PROCESO DE FABRICACION DE CIRCUITO INTEGRADO PARA TRANSISTOR BIPOLAR.
Sección de la CIP Electricidad
(01/11/1992). Inventor/es: CHANG, SHIAO-HOO, WEINBERG, MATTHEW, THOMAS, MAMMEN. Clasificación: H01L21/265, H01L21/76, H01L29/10.
INCLUYE LOS PASOS PARA LA FORMACION Y AUTO-ALINEAMIENTO DE LA ZONA QUE NO INVADE SUSTANCIALMENTE EL EMISOR. EN LOS PROCESOS CONOCIDOS PARA LA FABRICACION DE TRANSISTORES QUE REQUIEREN UN LECHO, PRECISAN UN COLECTOR BASE MAS ALTO POR DETENCIONES Y POR AVERIAS DE VOLTAGE.
CIRCUITO AMPLIFICADOR COMPLETAMENTE DIFERENCIAL Y METODO DE SACAR SEÑALES DIFERENCIALES.
(01/04/1991) UN AMPLIFICADOR OPERACIONAL DIFERENCIAL DE ALTA VELOCIDAD Y BAJA POTENCIA CMOS DE DOS MICRAS TIENE UN PAR DE ETAPAS DE SALIDA CASCODE CADA UNA DA UNA SALIDA DIFERENCIAL SIN SEÑAL EN MODO COMUN. EL AMPLIFICADOR COMPRENDE UNA ENTRADA DIFERENCIAL QUE MANEJA UN PAR DE CARGAS QUE REALIMENTAN CORRIENTE CONECTADAS ENCRUZ A LAS SALIDAS EN CASCODO. LAS OPERACIONES CON INTENSIDADES PROPORCIONADAS POR EL ESPEJO DE INTENSIDADES PERMITEN OPERACIONES RAPIDAS CON EL AMPLIFICADOR. CADA ETAPA DE CASCODO COMPRENDE CUATRO TRANSISTORES INCLUYENDO DOS TRANSISTORES DE SEÑAL Y DOS DINAMICOS. LA REALIMENTACION DE CORRIENTE Y LAS ETAPAS DE CASCODO PERMITEN QUE EL AMPLIFICADOR CON UNA SIMPLE ETAPA REDUZCA LA…