CIP-2021 : G06F 7/48 : que utilizan dispositivos que no establecen contacto, p. ej.
tubo, dispositivo de estado sólido; que utilizan dispositivos no especificados.
CIP-2021 › G › G06 › G06F › G06F 7/00 › G06F 7/48[2] › que utilizan dispositivos que no establecen contacto, p. ej. tubo, dispositivo de estado sólido; que utilizan dispositivos no especificados.
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 7/00 Métodos o disposiciones para el procesamiento de datos actuando sobre el orden o el contenido de los datos tratados (circuitos lógicos H03K 19/00).
G06F 7/48 · · que utilizan dispositivos que no establecen contacto, p. ej. tubo, dispositivo de estado sólido; que utilizan dispositivos no especificados.
CIP2021: Invenciones publicadas en esta sección.
APARATO Y METODO PARA REDONDEAR VALORES NUMERICOS SEGUN DIGITOS SIGNIFICATIVOS O UN INTERVALO DE REDONDEO.
(16/11/2006) Aparato de redondeo decimal que comprende: una sección de entrada para introducir un valor numérico x que se debe redondear y un intervalo de redondeo w; una primera sección de almacenamiento para almacenar el valor numérico x introducido; una segunda sección de almacenamiento para almacenar el intervalo de redondeo w; y, una sección de procesado de redondeo para redondear el valor numérico x almacenado en dicha primera sección de almacenamiento con una posición de dígito determinada por el intervalo de redondeo w almacenado en dicha segunda sección de almacenamiento, caracterizado porque dicho aparato de redondeo está especialmente adaptado de manera que: (A) dicha sección de entrada introduce el intervalo de redondeo w; (B) dicha primera sección de almacenamiento comprende una sección de almacenamiento de numerales para almacenar…
UNIDAD DE LOGICA ARITMETICA Y REGISTRO.
(16/05/1997) APARATO DE LOGICA ARITMETICA Y REGISTRO PARA UTILIZACION EN EL TRATAMIENTO DE DATOS DIGITALES Y QUE PROPORCIONA UNA ARQUITECTURA CONECTADA DIVIDIDA QUE OPERA SOBRE MULTIPLES FORMATOS DE DATOS. SE EMPLEA UN ARCHIVO DE REGISTROS PARA ALMACENAR PALABRAS DE DATOS. UNA UNIDAD DE LOGICA ARITMETICA PROCESA LAS PALABRAS DE DATOS POR MEDIO DE DOS UNIDADES DE LOGICA ARITMETICA EN PARALELO QUE PROPORCIONAN OPERACIONES DE TRATAMIENTO DE ARITMETICA DE PUNTO FIJO Y FLOTANTE, RESPECTIVAMENTE. LAS DOS UNIDADES DE LOGICA ARITMETICA EN PARALELO PERMITEN EL TRATAMIENTO DE UNA PLURALIDAD DE FORMATOS DE TRATAMIENTO DE DATOS PREDETERMINADOS, INCLUYENDO FORMATOS DE TRATAMIENTO DE PUNTO FIJO DOBLE DE 16 BITS, PUNTO FIJO DE 32 BITS, PUNTO FLOTANTE…
COMPUTADOR MULTINODO DE VIA RECONFIGURABLE.
(16/06/1995) UN COMPUTADOR MULTINODO DE PROCESO EN PARALELO CONSTA DE VARIOS NODOS INTERCONECTADOS DE GRAN CAPACIDAD , CADA UNO DE LOS CUALES INCLUYE UNA VIA RECONFIGURABLE DE UNIDADES FUNCIONALES TALES COMO PROCESADORES LOGICOS ARITMETICOS ENTEROS, PROCESADORES ARITMETICOS DE COMA FLOTANTE, PROCESADORES ESPECIALES, ETC. LA VIA RECONFIGURABLE DE CADA NODO VA CONECTADA A UNA MEMORIA MULTIPLANO MEDIANTE UNA RED DE CONMUTACION DE MEMORIA (MASNET) . LA VIA RECONFIGURABLE INCLUYE TRES SUBESTRUCTURAS BASICAS FORMADAS DE UNIDADES FUNCIONALES SUFICIENTES PARA EFECTUAR EL GRUESO DE TODOS LOS CALCULOS. LA MASNET CONTROLA EL FLUJO DE SEÑALES DESDE LOS PLANOS DE MEMORIA A LA VIA RECONFIGURABLE Y VICEVERSA. LOS NODOS PUEDEN CONECTARSE ENTRE SI MEDIANTE UN DIRECCIONADOR DE DATOS INTERNODO (DIRECCIONADOR DE HIPERESPACIO) A FIN DE…
CIRCUITO PROCESADOR DE SEÑALES DIGITALES SERIE.
(01/08/1994). Solicitante/s: RCA THOMSON LICENSING CORPORATION. Inventor/es: DIETERICH, CHARLES BENJAMIN, MCCLARY, DENNIS ROY.
UN SISTEMA DE PROCESAMIENTO DIGITAL SERIE QUE UTILIZA REGISTROS Y SEÑALES PARA SINCRONIZAR MUESTRAS Y JUSTIFICAR BITS DE SIGNO. NOMINALMENTE CADA BLOQUE PROCESADOR EN UN SISTEMA INCLUYE UN REGISTRO EXTENDIDO CON SIGNO PRECEDIENDO A UN ELEMENTO ARITMETICO , Y UN REGISTRO DE SALIDA DETRAS DEL ELEMENTO ARITMETICO. LOS REGISTROS DE ENTRADA DE UN ELEMENTO ARITMETICO PUEDEN COMBINARSE CON LOS DE SALIDA DE UN ELEMENTO ARITMETICO PRECEDENTE. LOS REGISTROS EXTENDIDOS CON SIGNO INCLUYEN UN NIVEL ACEPTADO SERIE EL CUAL CONTROLA SELECTIVAMENTE EL PASO DE MUESTRAS BIT SERIE O DUPLICA EL BIT DE SIGNO. LOS RESPECTIVOS REGISTROS ESTAN SINCRONIZADOS CON UNA DE LAS DOS SEÑALES DE RELOJ (CLOCKN, CLOCKP) QUE TIENEN DIFERENTES PULSACIONES POR PERIODO DE MUESTREO Y LA LONGITUD DE LOS RESPECTIVOS REGISTROS ESTA SELECCIONADA, POR LO CUAL EN EL TERMINO DE CADA PERIODO DE MUESTREO LOS BITS DE CADA MUESTRA SON APROPIADAMENTE JUSTIFICADOS EN EL SISTEMA DE PROCESAMIENTO.
PERFECCIONAMIENTOS INTRODUCIDOS EN UN APARATO DE N ETAPAS PARA DESARROLLAR EL COMPLEMENTO ARITMETICO DE VALORES BINARIOS DE N BITS.
(01/02/1988). Solicitante/s: RCA CORPORATION. Inventor/es: CHRISTOPHER, LAUREN, ANN.
SE DESCRIBE UN APARATO QUE COMPRENDE UNA DISPOSICION DE CIRCUITO PARA FORMAR EL COMPLEMENTO A DOSES O EL COMPLEMENTO A UNOS DE NUMEROS BINARIOS DE N BITIOS. LA DISPOSICION DE CIRCUITO INCLUYE N ETAPAS, CADA UNA DE LAS CUALES CONTIENE UNA PUERTA NOR (NO-O) EXCLUSIVA. UN PRIMER TERMINAL DE ENTRADA DE LA PUERTA NOR EXCLUSIVA ESTA ACOPLADO PARA RECIBIR UN BITIO DEL VALOR DE ENTRADA Y UN SEGUNDO TERMINAL DE ENTRADA ESTA ACOPLADO PARA RECIBIR LA SEÑAL DE SALIDA PORTADORA DE LA ETAPA ANTERIOR. SE APLICA EN UNO LOGICO O UN CERO LOGICO AL SEGUNDO TERMINAL DE ENTRADA DE LA ETAPA QUE PROCESA EL BITIO MENOS SIGNIFICATIVO DE LA PALABRA BINARIA SI LA DISPOSICION DE CIRCUITO ES PARA PROPORCIONAR UN VALOR DE COMPLEMENTO A DOSES O DE COMPLEMENTO A UNOS, RESPECTIVAMENTE. TAMBIEN SE DESCRIBE LA APLICACION DE LA DISPOSICION DE CIRCUITO EN UN CIRCUITO DE VALORES ABSOLUTOS, COMPLEMENTANDOSE SOLO LOS VALORES NEGATIVOS Y QUEDANDO SIN MODIFICAR LOS VALORES POSITIVOS.