CIP-2021 : G11C 16/02 : programables eléctricamente.

CIP-2021GG11G11CG11C 16/00G11C 16/02[1] › programables eléctricamente.

G FISICA.

G11 REGISTRO DE LA INFORMACION.

G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).

G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad).

G11C 16/02 · programables eléctricamente.

CIP2021: Invenciones publicadas en esta sección.

Banco de memoria dividido.

(12/02/2020) Un cartucho de impresión integrado que comprende un depósito de tinta , una matriz de chorro de fluido , un cable flexible , almohadillas conductoras y un circuito integrado , el circuito integrado que comprende: al menos un banco de memoria , cada banco de memoria del al menos un banco de memoria comprende dos matrices de memoria ; y un generador de señales de multiplexación basado en un registro de desplazamiento ; en donde el generador de señal de multiplexación basado en el registro de desplazamiento se interpone entre y separa espacialmente las dos matrices de memoria ; en donde cada una de las dos matrices de memoria comprende múltiples filas y una cantidad doble de columnas a filas; y en donde el generador de señales de multiplexación basado en el registro de desplazamiento…

Memoria dinámica basada en un almacenamiento de un solo electrón.

(03/12/2014) Celda de memoria, que comprende:~ una región de canal situada entre una región de fuente y una región de drenaje , estando formadas dicha región de fuente y dicha región de drenaje dentro de un sustrato de semiconductor dopado , y caracterizada por que comprende: dos regiones de potencial mínimo en el sustrato de semiconductor , siendo cada una de dichas regiones de potencial mínimo una región del sustrato de semiconductor, en la cual el dopante está ausente, siendo cada una de las regiones de potencial mínimo capaz de almacenar por lo menos un portador de carga; estando cada una de dichas regiones de potencial mínimo…

Arquitectura central en serie de memoria no volátil.

(03/09/2014) Sistema de memoria que comprende: banco de memoria para suministrar datos de lectura de flujo de bits en serie en respuesta a una operación de lectura y para recibir datos de escritura de flujo de bits en serie en respuesta a una operación de escritura; y ruta de datos en serie para unir los datos de lectura del flujo de bits en serie y los datos de escritura del flujo de bits en serie entre el banco de memoria y una interfaz de entrada/salida ; donde la ruta de datos en serie incluye un mediador de datos para recibir datos de acceso en serie desde la interfaz de entrada/salida, donde los datos de acceso incluyen un comando y una dirección, donde el mediador de datos incluye convertidor de datos de comando para convertir el comando y la dirección en un formato paralelo, e interruptor de…

Memoria de cambio de fase de múltiples capas.

(26/03/2014) Un método para componer una celda (10, 10a) de memoria, comprendiendo el método: formar una primera capa de material calcogenuro no conmutable; formar una capa de material calcogenuro de cambio de fase sobre la primera capa de material calcogenuro no conmutable, siendo la capa del material calcogenuro de cambio de fase conmutable entre estados más conductores y menos conductores y estando acoplada a dicha primera capa de material calcogenuro no conmutable; y formar una segunda capa de material calcogenuro no conmutable sobre dicha capa de material calcogenuro de cambio de fase caracterizada por que el material de la primera capa de material calcogenuro no conmutable es el mismo material de aleación de calcogenuro que el material de la segunda capa de material calcogenuro no conmutable pero se…

Esquema de distribución con umbral multinivel flash.

(08/01/2014) Un dispositivo de memoria que comprende: Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque: cada celda de memoria es borrable para tener un voltaje umbral de borrado negativo y es programable en unaoperación de programa que tiene al menos un voltaje umbral de programación negativo; un controlador de línea para controlar selectivamente una línea (WLn) conectada a un terminal de puerta de una celda de memoria con un voltaje de programación para cambiar el voltaje umbral de borrado negativo a almenos un voltaje umbral de programa negativo durante la operación del programa.

Control de decodificación con detección de transición de dirección en función de borrado de página.

(19/09/2013) Una memoria no volátil que comprende bloques de memoria , cada bloque de memoriacomprende: celdas de memoria no volátil dispuestas en una pluralidad de páginas , cada página tiene unadirección de página (X, Y, Z), las direcciones de página de las páginas son únicas dentro de cada bloque, ladirección de página de cada página es la misma que la página correspondiente entre bloques: caracterizada por: un circuito de enganche respectivo para cada página que se puede operar para conectar una tensión deborrado a la página a la página que se va a borrar en respuesta a una dirección de página; y un generador de reinicio de selección de página (504, Figuras 7, 8, 9) configurado para limitar una operación deborrado de múltiples páginas a un único…

Almacenamiento de datos y estructuras apilables.

(18/09/2013) Un sistema que comprende una pila incluyendo: un primer dispositivo de memoria ; un segundo dispositivo de memoria ; opcionalmente, dispositivos de memoria adicionales ; un controlador acoplado eléctricamente al primer dispositivo de memoria; donde - cada uno de dichos dispositivos de memoria comprende contactos de entrada en serie (D0-D7, CSI, DSI) y contactos de salida en serie (Q0-7, CSO, DSO), los contactos de salida en serie estando separados de los contactos de entrada en serie y todos los dispositivos de memoria 15 teniendo una misma configuración de la disposición de entrada/salida, - el segundo dispositivo de memoria en la pila se fija como un dispositivo de memoria sucesivo al primer dispositivo de memoria y rotacionalmente desplazado…

Esquema de distribución de umbral de Flash multi-nivel.

(29/05/2013) Un dispositivo de memoria Flash NAND que comprende: una matriz de memoria que tiene bloques de celdas de memoria dispuestas como cadenas de celdas NANDdonde cada bloque incluye una fila de cadenas de celdas NAND, caracterizado porque: cada uno de los bloques de celdas de memoria es borrable mediante tunelización-FN para tener una tensiónumbral de borrado negativa y programable mediante tunelización-FN para tener una tensión umbral de programaciónnegativa o una tensión umbral de programación positiva;circuitería lógica de control de filas para seleccionar un bloque de la matriz de memoria y conducirselectivamente una línea de palabra (WLn) conectada a un terminal de puerta de…

APARATO ELECTRONICO, PROCEDIMIENTO PARA SU DUPLICACION Y DISPOSITIVO PARA LA TRANSMISION DE DATOS ENTRE DOS APARATOS ELECTRONICOS CON IGUAL CONSTRUCCION.

(01/05/2003) SE DESCRIBE UN APARATO ELECTRONICO CON UN MICROPROCESADOR O MICROCONTROLADOR, UNA MEMORIA PERMANENTE Y UN LUGAR DE INTERFAZ. EL APARATO MUESTRA UN MICROPROCESADOR O UN MICROCONTROLADOR, UN COMPONENTE DE MEMORIA PERMANENTE Y OTROS MEDIOS, QUE PERMITEN QUE EL CONTENIDO DE DATOS DE UN COMPONENTE DE MEMORIA CORRESPONDIENTE PUEDA SER TRANSMITIDO EN UN OTRO APARATO CORRESPONDIENTE DE FORMA SENCILLA CON LA MEMORIA PERMANENTE. EL APARATO CONTIENE CON ELLO LA CAPACIDAD DE DUPLICIDAD DE LAS PROPIEDADES DE BASE DE DATOS PARA SU "MEJORA" O PARA SU AUTODUPLICACION. ADEMAS SE DESCRIBE UN PROCEDIMIENTO, QUE ES REALIZABLE SEGUN UNA APLICACION DE DUPLICACION DE ESTE TIPO. BAJO LA…

MEMORIA CON CELULA DE MEMORIA EEPROM DE EFECTO CAPACITIVO Y PROCESO DE LECTURA DE TAL CELULA DE MEMORIA.

(16/04/1999). Solicitante/s: GEMPLUS. Inventor/es: KOWALSKI, JACEK.

EN UNA CELULA DE MEMORIA DE UNA MEMORIA EEPROM O FLASH-EEPROM, SE CONECTAN JUNTOS LA FUENTE Y EL DRENAJE DE UN TRANSISTOR DE REJILLA FLOTANTE FORMANDO EL DISPOSITIVO DE MEMORIZACION NO VOLATIL. SE MUESTRA QUE ENTONCES EL COMPORTAMIENTO CAPACITIVO DE LA CELULA SE DIFERENCIA EN EL MOMENTO DE LA LECTURA SEGUN ESTE EN UN ESTADO PROGRAMADO O BORRADO. ESTA DIFERENCIA DE COMPORTAMIENTO SIRVE PARA DIFERENCIAR LOS ESTADOS LOGICOS.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .