(23/10/2013) Una memoria dinámica de acceso aleatorio (DRAM) que tiene una operación de actualización automática,caracterizado por: un circuito predecodificador para proporcionar una dirección decodificada previamente en respuesta a unadirección de fila lógica en una operación normal, el circuito predecodificador se deshabilita en un modo deoperación de descanso; un circuito pre-decodificador de baja energía para proporcionar la dirección pre-codificada en respuesta a ladirección de fila lógica en la operación de actualización automática del modo de operación de descanso; yun decodificador de fila para recibir la dirección pre-codificada y dirigir por lo menos una línea de palabras quecorresponde a la dirección pre-codificada.

(16/02/2006) Circuito de identificación de cabezal de impresión por chorro de tinta, adecuado para utilizarse en una impresora de chorro de tinta, que comprende una línea de señal de reposición, al menos una línea de señal de reloj y una línea de señal de código de identificación, para identificar un tipo del cabezal de impresión por chorro de tinta, que comprende: un contador, acoplado a la línea de señal de reposición y a al menos una línea de señal de reloj, utilizado para reposicionar el contador cuando se recibe una señal de reposición de la línea de señal de reposición y utilizado para contar un valor de cuenta del contador al valor siguiente cuando se recibe una señal de reloj correspondiente de la al menos una línea de señal de reloj,…