Aparato de hardware de conmutación de modo de SMP/ASMP rápido para un sistema de múltiples procesadores de alto rendimiento, baja energía y bajo coste.
Un sistema de procesamiento multiprocesador (MP) (100), caracterizado por que comprende:
un regulador de voltaje y circuito de derivación (280) configurado para recibir un primer voltaje de suministro (VDD) y generar un segundo voltaje de suministro (VDDb), en donde el segundo voltaje de suministro tiene un valor de voltaje menor que el primer voltaje de suministro;
un primer procesador (110a) configurado para recibir y operar según una primera señal de reloj que tiene una primera frecuencia predeterminada y el primer voltaje de suministro;
un segundo procesador (110b) configurado para recibir y operar según o bien la primera señal de reloj o bien una segunda señal de reloj que tiene una segunda frecuencia predeterminada, diferente de la primera frecuencia predeterminada y para recibir y operar según el primer voltaje de suministro o el segundo voltaje de suministro;
un controlador (290) acoplado al regulador de voltaje y circuito de derivación (280) y configurado para generar una señal de derivación a ser enviada a dicho regulador de voltaje y circuito de derivación (280) para introducir selectivamente el primer voltaje de suministro o el segundo voltaje de suministro al segundo procesador; y
en donde el primer procesador (110a) está configurado además para recibir y operar según la primera señal de reloj y el primer voltaje de suministro durante tanto un primer modo como un segundo modo de operación; en donde dicho controlador (290) comprende una máquina de estado finito (FSM (292)); y
si una entrada de señal LDD_MODE_SELECT en dicho controlador (290) es alta, entonces si un comando conmutador SMP/ASMP_SELECT, que indica la operación en el modo de ASMP, se recibe en el controlador (290), el controlador (290) emitirá una señal BYPASS baja y una señal EN alta a dicho regulador de voltaje y circuito de derivación (280), y en base a estos valores para las señales EN y BYPASS, la FSM (292) hace una transición al estado de modo de ASMP (320), en donde antes de entrar en dicho estado de modo de ASMP 320, se entra en un estado de Retardo2 (315) por la FSM (292) que proporciona una cantidad predeterminada de tiempo de retardo antes de que la FSM (292) emita la señal BYPASS baja y entre en el estado de modo de ASMP (320), en donde Retardo2 puede ser cualquier intervalo de período de tiempo adecuado, dependiendo de las características operativas físicas del tipo de regulador de voltaje utilizado para generar el segundo voltaje (VDDb), y
si el comando de conmutación indica operación en el modo de SMP, el controlador emitirá una señal BYPASS alta y una señal EN alta a dicho regulador de voltaje y circuito de derivación (280) y en base a estos valores para las señales EN y BYPASS, la FSM (292) hace una transición al estado de modo de SMP (330), en donde antes de entrar en el estado de modo de SMP (330), se entra en un estado de Retardo1 (335) que proporciona una cantidad predeterminada de tiempo de retardo antes de que la FSM (292) emita la señal BYPASS alta y entre en el estado de modo de SMP (330) en donde el Retardo1 puede ser cualquier intervalo de período de tiempo adecuado, por ejemplo, submicrosegundos a decenas de microsegundos, dependiendo de las características operativas físicas del tipo de regulador de voltaje utilizado para generar el primer voltaje de suministro (VDD).
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/CN2015/091664.
Solicitante: HUAWEI TECHNOLOGIES CO., LTD..
Nacionalidad solicitante: China.
Dirección: Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129 CHINA.
Inventor/es: Wei,Konggang, CHEN,WEI, YANG,TONGZENG.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G05F1/56 FISICA. › G05 CONTROL; REGULACION. › G05F SISTEMAS DE REGULACION DE VARIABLES ELECTRICAS O MAGNETICAS (regulación de la distribución en el tiempo o de la periodicidad de impulsos en los sistemas de radar o de radionavegación G01S; regulación de la corriente o de la tensión, especialmente adaptada para su uso en relojes electrónicos G04G 19/02; sistemas que funcionan en bucle cerrado para regular variables no eléctricas por medios eléctricos G05D; control de la alimentación de energía eléctrica a los computadores digitales G06F 1/26; para obtener las características de funcionamiento deseadas de electroimanes con armadura H01F 7/18; regulación de redes de distribución de energía eléctrica H02J; regulación de la carga de baterías H02J 7/00; regulación del valor de salida de convertidores estáticos, p. ej. reguladores de conmutación, H02M; regulación del valor de salida de generadores eléctricos H02N, H02P 9/00; control de transformadores, reactancias o bobinas de choque H02P 13/00; regulación de la respuesta de frecuencia, ganancia, potencia de salida máxima, amplitud o ancho de banda de amplificadores H03G; regulación de la sintonización de circuitos resonantes H03J; control de generadores de oscilaciones o de impulsos electrónicos H03L; regulación de las características de líneas de transmisión H04B; control de fuentes eléctricas de luz H05B 39/04, H05B 41/36, H05B 45/10, H05B 45/20, H05B 47/10; control eléctrico de aparatos de rayos X H05G 1/30). › G05F 1/00 Sistemas automáticos en los que las desviaciones de una magnitud eléctrica en relación a uno o a varios valores predeterminados son detectadas a la salida y reintroducidas en un dispositivo interior al sistema para llevar el valor detectado a su valor o a sus valores predeterminados, es decir, sistemas retroactivos. › que utilizan dispositivos semiconductores en serie con la carga como dispositivos de regulación final.
- G06F15/16 G […] › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de procesamiento de datos en general. › Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética, una unidad de programa y un registro, p. ej. para el procesamiento simultáneo de varios programas.
PDF original: ES-2799502_T3.pdf
Patentes similares o relacionadas:
Difusión en continuo de tasa de bits adaptativa de medios almacenados en archivos contenedores Matroska usando protocolo de transferencia de hipertexto, del 6 de Mayo de 2020, de DIVX, LLC: Un dispositivo de reproducción configurado para realizar difusión en continuo de tasa de bits adaptativa, comprendiendo el dispositivo de reproducción un procesador […]
Maximización de la calidad de servicio para la difusión en continuo de vídeos que se adaptan a la QOS a través de la configuración dinámica de la tasas de flujo en la capa de aplicaciones, del 6 de Mayo de 2020, de Hughes Network Systems, LLC: Procedimiento para difusión en continuo de datos de contenido que comprende: recibir, mediante un dispositivo de configuración de tasa de flujo de capa de aplicación […]
Método y servidor de consulta de información remota, del 29 de Abril de 2020, de Advanced New Technologies Co., Ltd: Método implementado por uno o más dispositivos informáticos, el método que comprende: recibir (S210) mediante un servidor de contenido […]
Acciones sensibles al contexto entre dispositivos heterogéneos de Internet de las Cosas (IoT), del 22 de Abril de 2020, de QUALCOMM INCORPORATED: Un procedimiento para permitir acciones sensibles al contexto entre dispositivos heterogéneos de Internet de las Cosas, IoT, que comprende: recibir , en un dispositivo […]
Sistema electrónico que comprende dispositivos electrónicos, disyuntor que comprende dicho sistema, procedimiento de generación de un indicador de desviación en caso de incompatibilidad entre dispositivos y producto de programa de ordenador asociado, del 15 de Enero de 2020, de SCHNEIDER ELECTRIC INDUSTRIES SAS: Sistema electrónico que comprende un conjunto de dispositivos (12A, 12B, 12C, 12D) electrónicos, comprendiendo cada dispositivo (12A, 12B, 12C, 12D) […]
Sistema y método de servidor de pantalla jerárquico, del 11 de Diciembre de 2019, de Netzyn, Inc: Un sistema de servidores, estando el sistema de servidores configurado para comunicarse a través de una red con un sistema de usuario , comprendiendo el sistema de […]
Sistema y método para la duplicación de fotogramas y la ampliación de fotogramas en codificación y envío por flujo continuo de vídeo en directo, del 4 de Diciembre de 2019, de DIVX, LLC: Un método, realizado por un sistema de codificación en directo, para codificar un flujo de entrada codificado […]
MÉTODO Y SISTEMA PARA DISTRIBUIR MENSAJES ELECTRÓNICOS A UN DISPOSITIVO INALÁMBRICO DE PROCESAMIENTO DE DATOS, del 20 de Febrero de 2012, de MICROSOFT CORPORATION: Un método para coordinar mensajes entre una cuenta interna de correo electrónico en un servicio y una cuenta externa de correo electrónico que comprende: […]